Other Parts Discussed in Thread: SYSCONFIG, AM2634, TMDSHSECDOCK-AM263
工具与软件：
你(们)好
根据" TMDSHSECDOCK-AM263"、显示兼容的闪存/SRAM 器件包含256MB 器件。
但根据 SysConfig 工具、从 A0到 A21可用的地址位(22位)。 要支持256MB SRAM、需要23位。
建议连接到 GPMC 的哪个引脚、第23位地址位？
它是否可以连接到 CS 引脚？
AM2634设备驱动程序是否仅适用于大小小于256MB 的 SRAM 或闪存？
此致
比文
您好、Brennan
感谢您的答复。
我已经选择了 SRAM IC CY62187EV30LL-55BAXI
根据我在原问题中收到的答复、确认如下。
根据 IS67WVE4M16EBLL-70BLA1 IC、它只有一个 CS 引脚。
我检查 SysConfig 工具后、会显示 AM2634有4个 CS 引脚可供使用。
GPMC 驱动程序是否支持具有2个 CS 引脚的 CY62187EV30LL-55BAXI？
请提供建议。
所选的 IC 也支持以以下格式进行读取和写入、独立于 CS 引脚。
驱动程序是否支持此读写操作？
此致
比文
尊敬的 Bivin：
如果16位非多路复用存储器器件具有"单地址周期"、则支持的最大密度将为 32Mbit ｛2M x 16｝(在另一侧 NOR 闪存 MT28EW256ABA1LPC-0SIT 具有多个地址周期(更多位置可寻址)、因此 GPMC 可支持更高的存储器密度)。
很抱歉与我之前的答案混淆。 我 最近注意到2芯片选择了 CY62187EV30LL。 GPMC 只能同时控制一个 CS。 在查看共享的时序图时、我认为 可以在开发板上实现的一种权变措施是 ：
方法1： 在 CE2之前添加非门、并将其短接至 nCE1。 然后使用 GPMC_CS0控制 nCE1。
方法2:从逻辑框图中,由于 CE2和 nCE1连接到与门,从外部上拉 CE2和 nCE1。 仅将 nCE1与 GPMC_CS0连接将用作可控器件。
请参阅下面的接口图和 表13-165. GPMC 引脚多路复用选项 . GPMC0_A1应连接到16位非多路复用器件的最低有效地址位。 16位非多路复用存储器列中的 A1是指 LSB (16位非多路复用存储器)。 一些闪存供应商使用 A0来表示存储器的最低有效位(本例中如此处所示)。 
CY7C1071DV33 是一款只有一个芯片选择(CEN)的32MBit (2M x 16)静态 SRAM。 请检查此器件是否可用于您的应用。 
此致、
Rijohn
