This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM2434:DDR 参数

Guru**** 2193075 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1438965/am2434-ddr-parameters

器件型号:AM2434

工具与软件:

您好!

我的客户要求提供 AM243x 的以下 DDR 时序参数。
在哪里可以找到它们?

tDASS:CLK 到 DQS 之间的时间
TIS、TIH:CLK 与 ADR/CMD 之间的时间
TDS、TDH:DQS 至 DQ/DM 之间的时间

谢谢。此致、
田代浩一郎

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这适用于 LPDDR4或 DDR4吗?  他们为什么需要这些信息、我们通常不会提供这些信息?

    此致、

    James

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 James:

    这适用于 LPDDR4还是 DDR4?

    它适用于 DDR4。

    为什么他们需要此信息、我们通常不提供此信息?

    他们要求提供信息以进行传输路径分析。

    谢谢。此致、
    田代浩一郎

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我认为应在 DDR4 JEDEC 规范中定义这些值。  

    此致、

    James

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 James:

    我认为 JEDEC 规格仅提供存储器端的要求(设置和保持)。
    客户提出的是 SoC 侧延迟。

    谢谢。此致、
    田代浩一郎

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Koichiro  

    所有这些值都应取自 JEDEC 规范、因为 SoC 接口将与这些规范兼容。   

    此致、

    James