[参考译文] TM4C129ENCPDT：EPI 通用模式 EPI_WR 极性

您好！

 有关通用模式、请参阅下面的数据表。  

EPIGPCFG 寄存器的 RW 位控制■是否输出 RD 和 WR 信号。 串行闪存
若方向已知(提前、与帧大小相关、或通过其他方式)、这两个选通脉冲
降低功耗。 对于大多数其他接口、使用 RD 和 WR 以使外部外设知道
正在进行的事务以及是否正在进行任何事务。
通过中的 WR2CYC 位、写操作可采用地址/请求阶段和数据阶段的■分隔
EPIGPCFG 寄存器。 若划分则将给予片外设备更多的响应时间。
读取时、地址阶段和数据阶段必须分隔开。 配置为使用的地址如所示
由 EPIGPCFG 寄存器的 ASIZE 位域指定、地址将随发送
RD 选通(第一个周期)、数据预计在下一个周期返回(不是 RD 时)
置为有效)。 如果不使用地址、则 RD 在第1个周期生效、捕捉数据
第二个周期(当 RD 无效时)为数据提供更多的建立时间。
请注意：当 WR2CYC = 0时、写数据在 WR 选通信号有效(高电平)。 在
WR2CYC = 1、当 WR 选通信号生效(高电平)后拉低时、写数据有效。
写操作时、输出可以是1或2个周期。 对于两个周期的情况、地址(如果有)是
在第一个周期发送 WR 选通信号、在第二个周期发送数据
WR 无效)。 尽管通常不需要拆分地址阶段和写入数据阶段
由于逻辑原因、使读取和写入时序匹配可能有用。 读写要高效得多
RW 位自动置位。