[参考译文] AM2434：(Rg) MII 背对背配置

大家好、Aaron：

感谢您的答复。 除了左侧和右侧的两个 AM243x 外、您的图片是正确的。  

了解了 对 RGMII/MII 的阐释、所以现在可以清楚接口是 MII。  

关于您的第二个答案、我们知道链路状态主题、但这个问题听起来像是可以处理的。 软件在此阶段到底希望发生什么？ 例如、我们是否可以使用 AM243x 1 和2的 PHY_RESETn 输出来生成链路存在信号？  

关于300ns 降低延迟：这不是两个不同 SoC 之间的延迟？ 这是一个重大问题吗？  

谢谢

克劳斯

你好、克劳斯

Unknown 说：

软件在此阶段到底预计会发生什么？ 例如、我们是否可以使用 AM243x 1 和2的 PHY_RESETn 输出来生成链路存在信号？  [报价]

• 为了澄清一点、我们打算不在 TIDEP-01032和 AM243x EtherCAT 子器件上使用 PHY、对吗？

Unknown 说：

关于300ns 降低延迟：这不是两个不同 SoC 之间的延迟吗？ 这是否是一个强烈的担忧？

• 此300ns 是指单个 SOC 内(Rx 和 TX 之间)的 PHY 延迟。 我们的实现使用了 PHY、因此我们不确定在没有处理此 PHY 延迟的情况下固件的行为。

此致、
亚伦

[/quote]

大家好、Aaron：

请在下面找到一个方框图来回答您有关配置的问题。

他首先展示了一个采用两个 TIDEP-01032的4轴控制器。 这就是我们的来源：  

这正是我们想要实现的目标：

由于我们需要将所有这些都放在一个板上、我们需要移除中间的两个 PHSy (由两个红色"X"表示)

我希望图像大小合适、我不知道如何格式化或共享文件。

 谢谢。此致、

克劳斯

感谢 Claus 的详细解释。 我现在理解您的要求。 让我在内部检查一下、然后再给您答复。

此致、
亚伦