This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具与软件:
尊敬的专家
对于5V 容限开漏 IO 类型、没有输出高电平 PMOS、上拉电阻或钳位二极管。
但它有一个下拉电阻和一个 NMOS。
我使用 ODIO 作为 TXD 引脚连接到外设芯片、
当输出为高电平时、NMOS 晶体管断开、并且图中的开关应断开。
然而,我实际上测试的阻抗约为1.3M Ω. 您能帮我分析一下原因?
断开 NMOS 时是否仍有1M Ω 的阻抗? 或者在关闭该开关时是否仍有1M Ω 的阻抗?
嗨、Haibo、
您能解释一下如何测试阻抗吗? 显示引脚和探头的图表将会很有帮助。 各种引脚的 Hi-Z 泄漏电流为50-300nA、因此我预计阻抗会高于1.3M Ω。
您好、迪伦
我今天无法附上图表。 后端连接到 TLIN10283的 TXD 引脚、该引脚具有350k 上拉电阻器。
当输出为高电平时、测量值仅为2.6V。
因此、通过计算得出下拉电阻为1.3M Ω。
是否有任何其他东西连接到总线? 未连接 MSP 时、TLIN 的高电压输出是多少? MSP 的电源电压是多少? 我看到您的点分压数学方法、但我仍然不认为引脚的 Hi-Z 电阻应该是这么低。
您好、迪伦
当未连接 MSP 为3V3时、不连接任何其他、TLIN 的高电压输出。
现在我需要添加一个外部电阻器、例如10k、以确保输出大约3.28V。
当您测试此设置时、是否可以检查引脚的 IOMUX 设置并粘贴到此处?