• 状态
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 98 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS570LC4357：TMS57中 RTICLK1和 VCLK 时钟源要求的基本原理

admin
Guru**** 2529600 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1463150/tms570lc4357-rationale-for-rticlk1-and-vclk-clock-source-requirements-in-tms57

器件型号：TMS570LC4357

工具与软件：

您好！

如果未遵循 NDA、您能否在 TMS570 TRM (SPNU563A–2018年3月、第144页)中解释以下注释背后的原理？

"注：选择一个非 VCLK 的 RTICLK1时钟源时、当应用为非 VCLK 的 RTICLK1域选择一个时钟源时、应用必须确保产生的 RTICLK1频率小于或等于 VCLK 频率除以3。 该应用可以配置 RCLKSRC 寄存器的 RTI1DIV 字段以将所选时钟源频率除以1、2、4或8来满足该要求。"

具体而言、达到该要求的原因是什么、如果 RTI 时钟频率设置为大于 VCLK 频率除以3、则可能会发生什么情况？

谢谢你。

  • 0
    TI__Guru**** 2529600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 MC b：

    我在任何地方都找不到任何解释、但根据我的理解、这可能是由于以下原因。

    如果 RTICLK1不是来自 VCLK、则表示相应的 RTICLK1频率与 VCLK 异步。

    示例中、还可以为 RTICLK1选择外部时钟：

    所以、如果您的 RTICLK1与 VLCK 异步、则意味着它也与我们的内核时钟(GCLK)异步。

    因为 VCLK 始终源自 VCLK。

    现在假定如果你正在运行 RTICLK1频率与 VCLK 频率一样、在这个情况下、内核很难在 RTICLK1中断结束其时钟周期(因为它们都在同一频率下运行)前对其进行检测、这就是 RTICLK 频率应始终低于 VCLK 的原因。 例如、如果 RTICLK 频率是 VCLK 频率的1/3、那么内核可以在 RTI 时钟结束其周期前轻松检测 RTI 中断。

    ——
    谢谢、此致、
    Jagadish。