工具与软件：
尊敬的 TI：
我需要通过 EPI 接口将 SDRAM 存储器连接到 MSP432E401Y、
1-)可以使用 W9825G6KH-6存储器吗？ 它是否与 EPI 接口兼容？
2-)我附加 SDRAM 存储器和 MSP432E401Y 之间的连接图。 随附的原理图是否正确？ 请注意、EPI0S0-12由地址总线和数据总线共用、而 EPI0S13-14由数据总线和存储体选择共用。 是这样吗？
3-)原理图是否需要终端电阻器或其他元件(我仅指与存储器相关的器件)？
非常感谢。 此致。
尊敬的 TI/ Charles：
非常感谢、
我已经旋转了 RAM、这样 EPI0-14首先进入 A0-12、BS0-1、然后进入 DQ0-15。 我已经对线路延迟进行均衡、因此高达 A0-12、BS0-1的信号具有300ps (约50mm)的延迟、而继续达到 DQ00-15的延迟为173ps (约15mm)。 我在随附的原理图中展示了思路。
1-)原理图的想法是否正确？
2.) 虽然内存是166MHz、但它可以在60 MHz (即 EPI 总线的速度)工作？
非常感谢。 此致
尊敬的 Charles：
非常感谢、
这是我为 EPI 总线选择的引脚分配、正确吗？ 我的怀疑是因为每个 EPI 总线信号都可以连接到 MCU 的两个管脚、所以我不清楚将信号连接到其中一个管脚是否强制其余信号连接到特定管脚。 请注意、DK-TM4C129X 用于 EPIS030 PP3的方法与我的设计(PN3)不同。
在审查原理图时出现的另一个问题。 在 DK_TM4C129X_SDRAM 原理图中、它们使用信号 EPIS0-19、EPIS028-31、然而在 DK-TM4C129X 中、它们仅使用 EPIS0-15、EPIS030、EPIS034。 他们不应该使用相同的 EPI 信号连接两个板子来运行 SDRAM？ 请检查随附的图像。
非常感谢。 此致
这是我为 EPI 总线选择的引脚分配、正确吗？ 我的怀疑是因为每个 EPI 总线信号都可以连接到 MCU 的两个管脚、所以我不清楚将信号连接到其中一个管脚是否强制其余信号连接到特定管脚。 请注意、用于 EPIS030 PP3的 DK-TM4C129X 与我的设计(PN3)不同。
您可以使用 PP3或 PN3的 EPI0S30。 如果您将 PN3用于 EPI0S30、则您可以将 PP3用于 GPIO 或多路复用器表中显示的其他功能。
请参考 C：\ti\TivaWare_C_Series-2.2.0.295\examples\peripherals\EPI\SDRAM.c 中的 SDRAM.c 示例 该示例实际上是 EPI0S30的 PN3。
//
// EPI0S29 ~ EPI0S30：n2 ~ 3
//
ui32Val = HWREG (GPIO_PORTN_BASE + GPIO_PCTL)；
ui32Val 并且= 0xFFFF00FF；
ui32Val |= 0x0000FF00；
HWREG (GPIO_PORTN_BASE + GPIO_PCTL)= ui32Val；
在审阅原理图时出现的另一个问题。 在 DK_TM4C129X_SDRAM 原理图中、它们使用信号 EPIS0-19、EPIS028-31、然而在 DK-TM4C129X 中、它们仅使用 EPIS0-15、EPIS030、EPIS034。 他们不应该使用相同的 EPI 信号连接两个板子来运行 SDRAM？ 请检查随附的图像。 [报价]DK-TM4C129X EVM 板将 EPI 用于主机16接口、而不是 SDRAM。
您好、Charles、非常感谢您的答复。
对不起 、我又问一个类似上述关于 EPI0S30信号及正确管脚的问题。 但在投产之前、我需要确保所有内容都是100%正确的。
在下表中、我映射了 TI 示例固件和我的设计中使用的引脚。 我与 TI 的 EPI0S0-3信号示例有差异。 在 TI 示例中、他们使用 EPI0S0-3 PK0-3、而在我的设计中、我使用 EPI0S0-3 PH0-3、而两个设计中的其余信号保持相同。
我实施的引脚分配是否正确？ 我可以将 EPI0S0-3分配给 PH0-3吗、并使其余信号与 TI 的示例相同吗？
我实施的引脚分配是否正确？ 我可以将 EPI0S0-3分配给 PH0-3吗、并使其余信号与 TI 的示例相同吗？
您好！
将 PH0-3用于 EPI0S0-3时不会出现问题。 您可以为 EPI0S0-3使用 PH0-3或 PK0-3。
