-您需要在1.8V 电源的去耦电容上另外添加一个100nF 电容、而不是其中一个10nF 电容
-在 AVDD 线路上,您将需要3个1uF 电容器和3个.1uF (100nF)电容器,10uF 电容器很好,过载,所以当前的设置是好的,只要记住这一点
-单独的模拟接地和数字接地,焊盘也连接到模拟接地。

12.288MHz MCLK 适合像48K 或任何其他整数可整数可整数的 WCLK。它也适用于不可整数整数不可整数的 WCLK、请告诉我所需的 I2S 时钟是什么、我可以确保。

此致！
MIR

0 admin 6 个月前

TI__Guru**** 2362330 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你(们)好

Unknown 说：
MCLK 适用于12.288MHz、比如48K 或任何其他可整数除的 WCLK。它也适用于不可整数整数不可整数的 WCLK、请告诉我所需的 I2S 时钟是什么、我可以确保。

I2S CLK 为32kHz。

此致、

Xiaowei Zhang

0 admin 6 个月前

TI__Guru**** 2362330 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Xiaowei：

对于 WCLK=32kHz、12.288MHz 是一个不错的 MCLK、如果 NCODEC 设置为1.5、则 FS (ref)= 48K、CODEC_CLK 必须为256*FS (ref)、如此处的时钟树所示、该图提供12.288MHz：

这意味着不需要 PLL、只需设置 Q=2并将输入设置为 CODEC_CLK=CLKDIV_OUT 即可。 CODEC_CLKIN 是使用寄存器0x65设置的、Q 是使用寄存器3设置的(默认为2)、NCODEC 是使用 ADC 和 DAC 的寄存器2设置的。

如果您在这方面需要更多帮助、请告诉我！

此致！
MIR

音频（参考译文帖）

音频（参考译文帖）(Read Only)

[参考译文] TLV320AIC3109-Q1：SHC 审核