[参考译文] TLV320AIC3101：请求 MCLK 的配置

admin

Guru**** 2350610 points

Other Parts Discussed in Thread: TLV320AIC3101

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：TLV320AIC3101

工具/软件：

尊敬的团队：

我们使用 TLV320AIC3101音频编解码器、MI2S 线路已正常工作。我们现在需要为此信号生成时钟。
我们是否需要配置 MCLK？或者在没有 MCLK 的情况下内部是否有任何 CLK 可用？

0 admin 5 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Akshinthala：

器件需要外部时钟源、但不需要 MCLK。 BCLK 可用作内部时钟源。请参阅下面的时钟树：

第 11.3.3节包含有关这些时钟的要求及其关系的所有详细信息。

此工具将帮助您确定必要的 PLL 和/或分频器值： https://www.ti.com/tool/download/SLAR163/01.00.00.00

此致、
Jeff McPherson

0 admin 5 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Jeff：

感谢您的答复。

您能指导我们如何从 SOC 配置 BCLK 吗？

0 admin 5 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Akshinthala：

BCLK 应该是占空比为50%的方波、整个振幅等于 IOVDD、其频率由以下公式决定：

采样频率*通道数*位深度或字长。例如

BCLK = 48000 * 2 * 32 = 3.072 MHz。

此致、
Jeff McPherson

0 admin 5 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Jeff：

我们使用 Qualcomm 的 QCM6490芯片组和 TLV320AIC3101编解码器。为此、您可以建议应使用哪种 BCLK 时钟配置：i)禁用 PLL 或 ii)启用 PLL。

0 admin 5 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Akshinthala：

CODEC_CLK 必须为256*fsref。如果 BCLK 是大于256*fsref 的整数倍、则不需要 PLL。如果 BCLK 小于256*fsref、则需要 PLL。

此致、
Jeff McPherson

音频（参考译文帖）(Read Only)