[参考译文] TAC5242：时钟问题

你好,米尔,谢谢你的答复。  应该知道时钟容差、另外、如果两个时钟都同步但关闭、那么它应该仍然可以正常工作。  可能不清楚的一点是目标模式 I2S 32b 字长接口的工作原理。  从数据表的这一部分可以看出、每个时隙需要超过32个 BCLK：

由于 MSB 在第二个时钟上被锁存、因此如果要使用所有32位表示、则必须具有超过32个 BCLK。  然后当我看的比率,似乎我不能只是一个 BCLK 的比率66 ,所以第一个满足的图表和下面的措辞是一个比率96 ,这有48个 blacks 每插槽。  这是数据表的正确读数吗？

您好、Frankie、

对于 I2S 协议、数据输入/输出和 FSYNC 之间有1位移位、因此每个通道32 BCLK 是正确的-对于32位 I2S 时钟、您希望比率为64。 如果您对此有更多问题、请告诉我！

此致、
Mir

如果每个通道只有32个 BCLK、那么对于字长为32的情况、这是否意味着给定通道的 LSB 在 FSYNC 转换后的第一个时钟中被锁存？

好的、这是合理的。  在我的理解中,这绝对是一个遗漏的部分。  我的假设是、通道必须在单个 FSYNC 半周期内完成。  总结一下我的理解、使用96的 FSYNC 与 BCLK 比率以及32位字没有问题、它只是在数据的 LSB 之后通过并行时钟更快地运行 BCLK。  最终、它是一种比以64的比率运行时功率更高的解决方案。

非常感谢您花时间向我演示这个过程。