This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3101:所需帮助:定制电路板上的 TLV320AIC3101无音频输出

Guru**** 2342690 points
Other Parts Discussed in Thread: TLV320AIC3110
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1518132/tlv320aic3110-assistance-required-no-audio-output-from-tlv320aic3110-on-custom-board

器件型号:TLV320AIC3110

工具/软件:

尊敬的先生:

我们使用的是定制电路板上的 TLV320AIC3110音频编解码器、 我们能够正确接收 MCLK 和 BCLK 信号。 但是、我们没有获得任何音频输出。

n ü I²C 配置已完成并验证正确。 我随附了相关代码和时钟信号图像以供您参考。

您能帮助我们确定问题吗?

e2e.ti.com/.../codecissue.zip

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Samudra:

    您的 WCLK 一直处于高电平。  编解码器期望来自主机的 WCLK、如 BCLK 和 MCLK 是这样? WCLK 也必须由主机提供、否则将没有音频。

    此致、
    Jeff McPherson

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的先生:

    我们能够获得所有时钟。 请找到随附的图像以供参考。

    我的新观察是 SDI 输入在零时保持平坦 、而 SDO 输出包含随机流量 。 数据不属于我们的应用或预期的音频输入。 我们提供正弦波作为音频输入、但不从扬声器获得任何音频输出。

    实际上、我们正在执行 器件前验证 和时钟由 FPGA 在 RTL.e2e.ti.com/.../4762.wclkmclkbclk.zip 的帮助下提供

    此致、

    Samudralankaiah。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Samudra:

    模拟和数字路径是独立的、这意味着不会自动链接 ADC 和 DAC 路径。 在输入端提供的模拟正弦波将转换为数字并在 SDO 上输出。 SDI 输入提供给 DAC 并通过扬声器播放。 如果 SDI 在零处平坦、则扬声器将不会有输出。

    时钟看起来不错、但我发现您的频率是非标准频率。 请务必仔细检查时钟树设置、确保数学计算正确并且不违反任何限制。

    此电子表格是一个有用的工具、用于仔细检查时钟设置是否通过所有限制: www.ti.com/.../01.00.00.00

    此致、
    Jeff McPherson