请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：PCM6240-Q1 工具/软件：
尊敬的团队：
我正在尝试计算 PCM6240 的信号链延迟、我想确保推理正确无误。
Fsync 为 48kHz、所有修改的寄存器设置如下所示。
Adc_RegCfg gPcm6240RegInst0[] =
{
/* Page select 0 */
{0x00, 0x00},
/* Reset */
{0x01, 0x01},
/* Page select 0 */
{0x00, 0x00},
/* Disable sleep */
{0x02, 0x09},
/* High impedance for unused cycles */ //word length 32 bits
{0x07, 0x31},
/* 1 BCLK delay between FSYNC and data */
{0x08, 0x01},
/* CH1 at slot 0 */
{0x0B, 0x00},
/* CH2 at slot 4 */
{0x0C, 0x04},
/* CH3 at slot 1 */
{0x0D, 0x01},
/* CH4 at slot 5 */
{0x0E, 0x05},
/* Set micbias to 5v */
{0x3b, 0x70},
/* CH1_CFG0: AC-Coupled , single-ended, LINE input */
{0x3c, 0xA0},
/* CH2_CFG0: AC-Coupled , single-ended, LINE input */
{0x41, 0xA0},
/* CH3_CFG0: AC-Coupled , single-ended, LINE input */
{0x46, 0xA0},
/* CH4_CFG0: AC-Coupled , single-ended, LINE input */
{0x4b, 0xA0},
/* Input channel enable */
{0x74, 0xF0},
/* Power up micbias and power up all ADC channels */
{0x75, 0x60},
};
根据数据表、我的理解是从输入信号到 TDM 线路上出现延迟的关系如下图所示：
默认情况下、
- PGA 设置为 0dB
- 相位校准设置无延迟
- 抽取滤波器：线性相位抽取
- HPF：截止频率为 0.000025 * fs
- 增益校准设置为 0dB
- 通道求和模式已禁用
- 双二阶滤波器：
- 对此不确定
- 数字音量控制设置为 0dB
根据数据表和上述参数、我的理解是、唯一会在系统中引入延迟的是抽取滤波器。
表 24 指出群延迟将是 17.1 x (1/FS)= 365.25us？
上述评估是否准确、或者是否有需要考虑的由信号链的其他级引起的额外延迟？
此外、由于配置了 1 个 BCLK 延迟、TDM 输出是否需要考虑额外的延迟？
