Other Parts Discussed in Thread: PCM3120-Q1, PCM1808-Q1
https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1580563/pcm1821-q1-24bit-output
器件型号：PCM1821-Q1您好专家、
我们的客户正在考虑使用此器件。
其 SoC 支持高达 24 位的数字音频格式。
不过、数据表仅讨论 32 位。
然后、如果该器件提供 24 位 BCLK、该器件是否可以支持 24 位？请参阅 FSYNC？
此致、
Kazuki Kuramochi
尊敬的 Garret-san：
这是一项确认。
如您所见、该器件在 FSYNC 和 BCLK 之间有以下比率要求、如下所示。
在 BCLK 与 FSYNC 之比为 24 期间、器件无法物理输出 32 位数据。
因此、在具有适当频率时钟电源的从器件条件下、我预计它可以支持 24 位。
您如何看待这一点？
此外、您能否告诉我、在配给期间、数据格式是 24 或 24 乘以？
此致、
Kazuki Kuramochi
尊敬的 Kuramochi-San：
我在实验中检查了这一点、并确认最小 BCLK 与 FSYNC 的比率为 32。 若要支持 24 位数据、您 可以用零填充 、如下所示：
我将 研究表 8-3 数据表为何包含 16 和 24 作为有效比率。
此致、
Garret
尊敬的 Kuramochi-San：
根据数据表（第 15 页）、 每帧至少有 32 个 BCLK。 它不支持 24BCLK。 正如我在最后一篇文章中提到的、24 位信号必须在信道之间以 8 位延迟发送。
此致、
Garret
尊敬的 Kuramochi-San：
PCM3120-Q1 可以支持真正的 24 位数据。 您可以通过将 10b 写入地址 0x7 处 ASI_CFG0 寄存器的位 5-4 来选择此设置。
此致、
Garret
