[参考译文] PCM1821-Q1：24 位输出

尊敬的 Garret-san：

这是一项确认。
如您所见、该器件在 FSYNC 和 BCLK 之间有以下比率要求、如下所示。

在 BCLK 与 FSYNC 之比为 24 期间、器件无法物理输出 32 位数据。
因此、在具有适当频率时钟电源的从器件条件下、我预计它可以支持 24 位。

您如何看待这一点？

此外、您能否告诉我、在配给期间、数据格式是 24 或 24 乘以？

此致、
Kazuki Kuramochi

尊敬的 Kuramochi-San：

我在实验中检查了这一点、并确认最小 BCLK 与 FSYNC 的比率为 32。 若要支持 24 位数据、您 可以用零填充 、如下所示：

我将 研究表 8-3 数据表为何包含 16 和 24 作为有效比率。

此致、

Garret

尊敬的 Garret-san：

我之前说过、如果 32 位信号在低 8 位补零、则客户 SoC 无法使用 32 位信号。
它可以支持真正的 24 位信号。
因此我们需要尽快得出 16 和 24 的结论。

16 和 24 的确认结果如何？

如果该器件无法输出 24 位信号、则必须更改器件。
但是、他们已经开始了布局设计、因此他们不希望尽可能更改器件。

此致、
Kazuki Kuramochi

尊敬的 Garret-san：

我想确认您之前的建议。
如果客户需要 24 位数据、您建议我们使用 PCM3120-Q1。
但是、在那时、您可能对我们谈到的客户要求有错误的理解。

然后、PCM3120-Q1 可以输出真正的 24 位数据吗？ 还是只是低 8 位零填充的 32 位数据？

此致、
Kazuki Kuramochi