[参考译文] TAA5212：用于降低功耗的寄存器设置

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1580761/taa5212-register-settings-for-reducing-power-consumption

器件型号： TAA5212

您好的团队、

寄存器配置中是否有任何降低功耗的建议设置？
预期运行条件如下：
运行  目标模式
  AVDD 3.3V
  IOVDD 1.8V
  未使用 GPIO
延迟设置  超低滤波器
数字数据  LJ
外设 I2C
输入  1 通道差分交流输入
其他  如果有可提高音质的设置、则需要设置
  希望降低功耗

此致、
Ryu。

3 个月前

0 admin 3 个月前

TI__Guru**** 2634315 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Ryu、

如数据表第 55 页的第 6.3.9 节所述、可以通过 1.8V AVDD 或启用 Power Tune 模式将寄存器 0x4e 设置为 0xd4 来降低功率。此外、下面是一个功耗矩阵、描述不同频率和功率调优配置下的电流消耗和性能： https://www.ti.com/lit/an/sbaa609/sbaa609.pdf

此致、

Garret

0 admin 3 个月前

TI__Guru**** 2634315 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Garret：

感谢您的答复。
我现在了解了功耗。
您能否澄清另外两个要点？
更改“(0x32) PASI_FS_RATE_NO_LIM“寄存器会有什么影响？
为避免时钟错误、BLCK/fsync 比率的可接受范围是多少？

此致、
Ryu。

0 admin 3 个月前

TI__Guru**** 2634315 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Ryu、

PASI_FS_RATE_NO_LIM 允许您在允许的 FSYNC 频率范围内将容差增加到 5%、从而整合更宽的 FSYNC 范围。

仅在时序发生变化的情况下才会出现时钟错误、但如果在 PASI_FS_RATE_NO_LIM 中正确设置、则 BCLK/fsync 比率的可接受范围也应为 5%。

您可以通过以下应用手册了解更多信息： https://www.ti.com/lit/an/slaaeg9/slaaeg9.pdf

此致、

Garret

音频（参考译文帖）

音频（参考译文帖）(Read Only)

[参考译文] TAA5212：用于降低功耗的寄存器设置