This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TAS3251:I2S 主模式

Guru**** 2867040 points

Other Parts Discussed in Thread: TAS3251

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1592056/tas3251-i2s-master-mode

部件号: TAS3251

我开发了一款基于 TAS3251 的电路板。 我尝试将其配置为 I2S 主器件(即驱动 SCLK 和 LRCLK)。 以下是我的配置。 我只在“I2S 主器件开始“ 和“I2S 主器件结束“之间添加了部分。 其余内容是 PPC3 生成的内容。 但是、该器件不会生成 SCLK 或 LRCLK。 什么是我的缺失?  

{“addr":“:“0x00",“,"value"、"value":“:"0x00"“"0x00",“,"comment"“"comment":、:"“"程序“程序存储“存储器“} 
{“addr":“:“0x7F",“,"value"、"value":“:"0x00"“"0x00"}“}</s>“
{“addr":“:“0x02",“,"、"值“值“:“0x11",“,"、"注“注释“:“待机请求+断电请求“}
{“addr":“:“0x01",“,"value"、"value":“:"0x11"“"0x11",“,"“"注、注释“释“:“复位模块和复位寄存器“}
{“addr":“:“0x00",“,"value"、"value":“:"0x00"“"0x00"}“}</s>“
{“addr":“:“0x00",“,"value"、"value":“:"0x00"“"0x00"}“}</s>“
{“addr":“:“0x00",“,"value"、"value":“:"0x00"“"0x00"}“}</s>“
{“addr":“:“0x00",“,"value"、"value":“:"0x00"“"0x00"}“}</s>“
{“addr":“:“0x03",“,"value"、"value":“:"0x11"“"0x11",“,"comment"“"comment":、:"“"静“静音“音左右通道“}
{“addr":“:“0x2A",“,"value"、"value":“:"0x00"“"0x00",“,"comment"“"comment":、:"“"零“零数据“数据 DAC 数据路径、即静音“}
{“addr":“:“0x25",“,"value"、"value":“:"0x18"“"0x18",“,"comment"“"comment":、:"“"忽略“忽略 MCLK“ MCLK 检测+忽略时钟停止检测“}
// I2S 主器件开始
{“addr":“:“0x09",“,"value"、"value":“:"0x11"“"0x11",“,"comment"“"comment":、:"“"将“将 SCLK“ SCLK 和 LRCLK 转至输出“}
{“addr":“:“0x0C",“,"、"值“值“:“0x00",“,"、"注“注释“:“复位 SCLK 和 LRCLK 分频器“}
{“addr":“:“0x20",“,"value"、"value":“:"0x07"“"0x07",“,"comment"“"comment":、:"MCLK“"MCLK 分“ 分频“频器 to get SCLK“}
{“addr":“:“0x20",“,"value"、"value":“:"0x40"“"0x40",“,"comment"“"comment":、:"SCLK“"SCLK divider“ divider to“ to get LRCLK“}
{“addr":“:“0x0C",“,"value"、"value":“:"0x03"“"0x03",“,"comment"“"comment":、:"Enable“"Enable SCLK“ SCLK and“ and LRCLK Divider“}//需要?
{“addr":“:“ 0x1C“、“value":“:“0x1F",“,"comment"、"comment":“:"DAC“"DAC 时“ 时钟分频器 for 48kHz“}
// I2S 主器件结束
{“addr":“:“0x0D",“,"value"、"value":“:"0x10"“"0x10",“,"comment"“"comment":、:"PLL“"PLL 基“ 基准时“准时钟是 SCLK — 在自动时钟模式下忽略“}
{“addr":“:“0x02",“,"、"值“值“:“0x00",“,"、"注“注释“:“启用器件“}
{“addr":“:“0x00",“,"value"、"value":“:"0x00"“"0x00",“,"comment"“"comment":、:"“"启用“启用子“子通道/YM 主机缓冲区“}
{“addr":“:“0x7F",“,"value"、"value":“:"0x8C"“"0x8C"}“}</s>“
{“addr":“:“0x00",“,"value"、"value":“:"0x1D"“"0x1D",“,"comment"“"comment":、:"PRM_NoSub"“"PRM_NoSub"}“}</s>“ “
{“addr":“:“0x28",“,"value"、"value":“:"0x00"“"0x00"}“}</s>“
{“addr":“:“0x29",“,"value"、"value":“:"0x00"“"0x00"}“}</s>“
{“addr":“:“0x2A",“,"value"、"value":“:"0x00"“"0x00"}“}</s>“
{“addr":“:“0x2B",“,"value"、"value":“:"0x00"“"0x00"}“}</s>“
{“addr":“:“0x00",“,"value"、"value":“:"0x00"“"0x00",“,"comment"“"comment":、:"“"采样“采样率“率更新“}
{“addr":“:“0x7F",“,"value"、"value":“:"0x00"“"0x00"}“}</s>“
{“addr":“:“0x02",“,"value"、"value":“:"0x80"“"0x80",“,"comment"“"comment":、:"reset“"reset DSP"“ DSP"}“}</s>“
{“addr":“:“0x00",“,"value"、"value":“:"0x00"“"0x00"}“}</s>“
{“addr":“:“0x7F",“,"value"、"value":“:"0x00"“"0x00"}“}</s>“
{“addr":“:“0x22",“,"、"值“值“:“0x03",“,"、"注“注释“:“SPEED 03-48K 04-96k“}
{“addr":“:“0x00",“,"value"、"value":“:"0x00"“"0x00"}“}</s>“
{“addr":“:“0x7F",“,"value"、"value":“:"0x00"“"0x00"}“}</s>“
{“addr":“:“0x02",“,"、"值“值“:“0x00",“,"、"注“注释“:“启用器件“}
...

谢谢、
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    还有两件事需要添加:

    1.我固定了“SCLK 分频器“的地址、即 0x20 -> 0x21。 这无法解决问题

    2.如果我删除 “I2S 主器件开始“ 和“I2S 主器件结束“之间的部分、此配置对于处于从模式的器件很有效。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Sia:

    您使用的 MCLK 频率是多少?
    请注意数据表中从第 23 页到第 30 页提供的信息。 必须选择正确的输入时钟、然后选择时钟分频器和 PLL(如果需要)。

    此致、
    -伊凡·萨拉扎尔
    应用工程师