[参考译文] PCM6240-Q1：BCLK TR TF 规格上升时间 10-90%

我们使用 ADC 作为 从器件 12.288MHz

您能否告诉我们为什么 BCLK TR TF 规格  如此严格、要求 10-90%？ 对于该函数？

现在、我们测试结果是 12ns @IOVDD=3.3V、但其他规格都正常

如果为 12ns、则会发生哪种风险

您好、  

在 12ns 时、提供的时钟仍将“有效“、但您超出了规格。  

这将导致 BCLK 上的抖动更高、并且由于 SDOUT 在同步 BCLK 和 FSYNC 的上升沿/下降沿锁存、因此可能会错误地对数据进行采样。

设备目前正常运行、但这是我们第一次遇到 10-90%的严格要求。 由于该 IC 作为从器件运行、它可以将该信号用于内部采样、并用作输出数据时钟的 PLL。 我们如何评估这是否会实际导致数据不一致？ 此外、使用当前的 1.5G 示波器时、我们如何评估探头对波形的影响？

目前确实工作正常、但是还是第一次遇到10 - 90%的严苛要求、因为此IC作为SLAVE使用、故可能是使用此信号作为内部采样以及输出数据时钟等的PLL用、如何评测是否真的会引起数据错位？另外目前使用的1.5G示波器、如何评估探头对波形的影响。

您好、

您可以通过验证其他音频规格（例如处于–60dBFS 和–1dBFS 的 DR/SNR/THDN）来检查数据失准情况。 如果它与我们的数据表匹配、则不会出现问题。

被测量的时钟的频率明显较小、因此对波形没有影响