[参考译文] TAC5111：TAC5111 PLL 错误

admin

Guru**** 2874300 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1589110/tac5111-tac5111-pll-error

器件型号： TAC5111

我们正在观察以下错误位、并想了解导致这些错误位的可能原因：

INT_LIVE0 中的位 6–指示 PLL 锁定导致的中断。

我们参考了 TI 文档 SLAAEG9 中的第 4 节“在自动检测模式下确定传入时序“。寄存器转储看起来对于我们的用例是正确的、但仍在报告上述错误。

观察到的寄存器值：

PASI_SAMP_RATE_STS (B0_P0_R62_D[7：2])= 10100 (20)→检测到的主要 FSYNC 速率
PLL_MODE_STS (B0_P0_R62_D[1：0])= 00→PLL 用于整数模式 DEM_RATE_STS (B0_P0_R64_D[7：6])= 10 (2x)→2x DEM 用于 ADC 和 DAC 调制器
FS_CLKSRC_RATIO_DET_MSB_STS (B0_P0_R64_D[5：0])= 00000→检测到音频时钟源与 FSYNC 之比
FS_CLKSRC_RATIO_DET_LSB_STS (B0_P0_R65_D[7：0])= 00100000→检测到音频时钟源与 FSYNC 之比

您能否分享以下用例的编解码器工作寄存器转储：

编解码器配置为从器件
自动主要 BCLK 比率时钟模式
I2S 格式
每个字 16 位

非常感谢您针对上述错误条件以及已知工作配置的基准寄存器设置提供的输入。

谢谢！

8 个月前

0 admin 8 个月前

TI__Guru**** 2874300 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好：Mark、

给我几个小时,我会给你一个寄存器转储在这里。 PLL 锁定可能是由于输入时钟不正确 — 您提供了哪些时钟？是否成功接收音频输入/输出？该比率看起来是 64、所以您在 48K 下使用 32 位 I2S 吗？您是否进行时钟漂移、或者您是否可以在还看到中断时测量输入？

此致、
Mir

0 admin 7 个月前

TI__Guru**** 2874300 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好：Mark、

很抱歉让您这样挂起。我为您的配置编写了一个脚本并对其进行了测试、还触发了 PLL 锁定中断。

w a0 00 00 # Set page 0
w a0 01 01 # Software Reset
w a0 02 09 # Wake up with AVDD > 2v and all VDDIO level
w a0 10 50 # Configure DOUT as Primary ASI (PASI) DOUT
w a0 1a 40 #i2s, 16 bits
w a0 1e 20 #ch1 left slot 0
w a0 1f 30 #ch2 right slot 0
w a0 32 50 #bin 20 (48k), auto clock config
w a0 34 40 #pasi bclk is input clock source
w a0 37 20 #pasi in target mode (slave mode), multiple of 48k
w a0 38 00 #bclk to fsync ratio = 32 (msb)
# w a0 39 20 #bclk to fsync ratio = 32 (lsb)
w a0 39 00
w a0 50 00 # ADC Ch1 diff input, 5KOhm, 2Vrms ac-coupled, audio band
w a0 55 00 # ADC Ch2 diff input, 5KOhm, 2Vrms ac-coupled, audio band
w a0 76 c0 # Enable Input Ch1 and Ch2, disable output channels
w a0 78 a0 # Power up ADC and MICBIAS


w a0 00 01 #page 1
r a0 34 01 #if 1st msb is 1, clock error, if second, pll lock
r a0 3c 01 #clock then pll lock error, live

PLL 锁定时、似乎会触发这个“PLL 锁定“中断、这是一件好事！（锁相环）。因此、如果您看到此中断、则表示 PLL 按预期工作。使中断变为红色的 GUI 会造成误导。

如果您还有其他问题、请告诉我。

此致、
Mir

音频（参考译文帖）

音频（参考译文帖）(Read Only)

[参考译文] TAC5111：TAC5111 PLL 错误