This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320ADC3140:I2S 时序图

Guru**** 2782575 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1610625/tlv320adc3140-i2s-timing-diagram

器件型号: TLV320ADC3140

您好、

  从数据表中、我只看到图 3。 TDM(其中 BCLK_POL = 1)、I 2S 和 LJ 接口时序图。当前软件配置为 BCLC_POL=0、fSYNC_POL=0。此配置是否有时序图?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Daojin:

    以下是 BCLK_POL = 0 和 BCLK_POL = 1 时 TDM 的几个协议时序图:

    同样、图 21/24 也针对 I2S 显示了相同的情况。

    谢谢。此致、

    Lakshmi Narasimhan