This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3204:当静音转换为数字时、该值保持不变。

Guru**** 2782615 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1604212/tlv320aic3204-the-value-is-held-when-silence-is-converted-to-digital

器件型号: TLV320AIC3204

当静音模拟电压输入到编解码器的模数转换器侧、并且噪声叠加在输入波形上时、模数转换后的数字数据有时可能不会恢复到接近零并保持在噪声峰值附近。
导致此行为的原因是什么?
另外、如果有任何解决方案、请告诉我。

作为参考、我附上了电路图以及正常和异常模数转换数据。

-编解码器外设电路图: schematic.png
-波形: spt_1108_err_000 (0).png
-正常数据: NORMAL_DATA.png
-异常数据: ABNORMAL_DATA.png

来自电路图中“line2_codec_out"信号“信号的静音数据输出由下游模拟电路环回、并输入到“line2_codec_in"信号“信号。

“line2_codec_out"信号“信号为黄色波形、“line2_codec_in"信号“信号为蓝色波形。
在正常情况下、如“normal_data.png “所示、数据将由于噪声而波动、然后返回其原始位置、但在异常情况下(如“abormal_data.png “所示)、数据将由于噪声而波动、然后保持峰值。
我们还发现、如果在此之后输入音频、则音频数据的振幅将是原始振幅的一半。

schematic.png

 

spt_1108_err_000 (0).png

ABNORMAL_DATA.pngNORMAL_DATA.png

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Ozaki-san、

    几个澄清问题:

    • 蓝色和黄色波形是什么? 它们在原理图上的何处测量?
    • 噪声叠加在数字还是模拟中?
      • 这个噪声的函数是什么?
    • 数据图看起来不像波形。 A/D 数据仅显示了一个尖峰、但示波器屏幕截图显示了多个尖峰
    • 启动器件并开始播放静音/噪声音频的完整顺序是什么?
      • 模数转换开始时数据是否已经在播放?

    谢谢您、
    Jeff McPherson

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Jeff McPherson:
    感谢您的答复。
    我已在下面列出了我对您问题的回答。
    提前感谢您。

    >・蓝色和黄色波形分别是什么? 它们在原理图上的何处测量?

    黄色波形是波形图像顶部的 Ch1 波形。 在电路图中、它被命名为“Line3_CODEC_OUT",“,并、并在连接到该信号的测试端子处进行了采样。
    蓝色波形是波形图像底部的 Ch2 波形。 在电路图中、其名称为“Line3_CODEC_IN",“,并、并在电路图中电容器“C569"的“的输入侧进行采样。
    我在原始问题中写下的信号名称编号犯了个错误。 抱歉。
    我还尝试在编解码器的输入终端对 Ch2 波形进行采样、但连接示波器探头导致运行不稳定、因此无法对其进行采样。

    >・噪声叠加在数字还是模拟中?
    >・这种噪声的作用是什么?

    噪声以模拟形式叠加。 它来自为编解码器生成电源的直流/直流转换器、并且无法完全消除的噪声叠加在一起。
    我们怀疑、当连接到编解码器下游的模拟电路切换回编解码器输入时、CH1 波形中会出现初始噪声。

    >・数据图与波形不一样。 A/D 数据仅显示了一个尖峰、但示波器屏幕截图显示了多个尖峰

    数据图仅显示 CH1 波形初始噪声部分的模数转换数据。

    >・数据图与波形不一样。 A/D 数据仅显示了一个尖峰、但示波器屏幕截图显示了多个尖峰

    按如下方式启动:
    ① 当 DSP 和编解码器初始化并设置为 16k 采样时、编解码器将开始 D/A 和 A/D 转换。
    此时、DSP 开始通过 I2S 通信向编解码器发送“0x0000"(“(静(静默数据)。 从那时起、它继续发送“0x0000"。“。
    ② 电路进行切换、使连接信号“Line3_CODEC_OUT"下游“下游的模拟电路切换回信号“Line3_CODEC_IN"。“。
    此时、CH1/CH2 波形中会出现初始噪声。

    >・模数转换开始时数据是否已经在播放?

    如上所述、编解码器在时间 ① μ s 开始模数转换。


    我最近发现、在异常情况下、当音频数据从 DPS 发送到编解码器时、编解码器的 D/A 转换幅度降低到其原始幅度的大约一半。
    (到目前为止,我认为模数转换正在影响信号,但 D/A 转换侧似乎正在发生一些影响。)
    我怀疑 CH1/CH2 波形中的初始噪声会影响编解码器、但这个理论是正确的吗? 还有其他可能的因素吗?
    你有没有经历过类似的事情?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Ozaki-san、

    感谢您提供的详细信息。

    我怀疑这与叠加的噪音有关。 根据示波器屏幕截图、信号仍处于预期的满量程范围内。 如果您可以仅提供模拟开关的特定示波器屏幕截图(如 A/D 图所示)、则可以识别这是否是 A/D 方面的问题。 但由于您说线路输出减少了一半、我怀疑这是主要问题。

    我以前没有看到振幅问题。 由于噪声源到了线性输出侧、您能分享有关模拟开关电路的其他详细信息吗? 线路输出电路需要高阻抗负载(至少 600 欧姆)。

    我认为负载突然变化可能会对线路输出产生负面影响。 如果可能、我会调整测试、使 DAC 在开关发生时断电、然后重新上电。 您可以使 I2S 信号保持运行、只需切换页 1 寄存器 9 位 3 和 2。 通常、在驱动器运行时切换负载电路并不是一种好的做法。

    此致、
    Jeff McPherson

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    亲爱的 杰夫·麦克弗森
    感谢您告诉我。
    然而、我在切换回之前尝试了停止 DAC、但这并没有解决问题。
    继续转换静音(0 数据)是否会导致增益减半?

    我附上了模拟电路的原理图以供参考。
    所连接电路图中的多路复用器从连接到外部线路切换回内部线路。
    线路输出电路设置为高阻抗负载(超过 600 欧姆)。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    亲爱的 杰夫·麦克弗森

    我还有一个问题。 很抱歉、您能告诉我吗?

    -自动增益应该是关闭的,但它可能会因为某种原因自动启用吗?
    -在没有声音时的 A/D 转换值(没有输入)似乎有一个轻微的偏移到负侧。 这是正确的吗?
    -在没有声音的情况下,设备之间的模数转换值是否存在个别差异?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Ozaki-san、

    感谢您的耐心,因为我在这周的商务旅行。

    如果禁用了 AGC、则自动增益不会产生影响。

    0 值有一些轻微的偏移。 该偏移可能会因器件而略有变化。 数字高通滤波器应消除此失调电压。

    该电路有许多级。 我知道您提到 D/A 已经显示了故障、但是否可以在一个电路板上断开此电路、只需手动接通或断开连接? 我想知道它是否对此作出任何贡献。

    此外、当测量 D/A 输出时、该测量在原理图中发生在何处、您能否分享相关的波形? 我想看看共模电压是在全部变化还是仅在交流幅度变化。

    谢谢您、

    Jeff McPherson

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    亲爱的 杰夫·麦克弗森
    感谢您分享您的设置。
    在安装数字隔离器之后、偶尔保留一半的电流。
    我附上了显示正常振幅和异常振幅的波形。

    e2e.ti.com/.../WAVEFORMS-.pdf

    当时我还尝试读取编解码器状态、并发现以下两处更改:

    Page0/Register36-D7...0:在左侧 ADC PGA 中应用的增益不等于控制寄存器中编程的增益

    Page0/Register38-d4...0:左侧 DAC PGA 中应用的增益不等于控制寄存器中编程的增益

    DAC 和 ADC 应用于 PGA 的增益与寄存器设置不匹配。 您有什么想法、为什么会这样?

    谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Ozaki-san、

    在安装数字信号半部分后仍然存在。

    我不确定我是否理解。 您能澄清一下这一点吗? 这是否与断开我提到的环回有关? 查看没有环回电路时是否发生问题可能有所帮助。

    我们可以看到 DAC 输出减半、但您指向的 PGA 设置位于 ADC 侧。 这可能指向某种过载。 我想带外噪声可能会使 ADC 过载。 但我需要知道环回电路是否对发生的故障有任何影响。

    谢谢您、

    Jeff McPherson