[参考译文] TAS5782M：3 线 PCM、具有 4 线硬件配置

您好、

我们将查看您的帖子、并在下周初发表进一步评论。 请在节假日留出一些时间。

此致、
-伊凡·萨拉扎尔
应用工程师

尊敬的 Toshiro：

为了更好地了解您的情况、我有几个问题：

1. 您希望保持 4 线制连接、这意味着 MCLK 将存在、但不想使用它。 对吧？
2. 提到“PWM"时“时、您是指 SCLK 频率吗？ 这不是放大器 D 类输出、对吗？

根据您的说明、您已正确选择 SCLK 作为 PLL 的输入、但是没有更改其他设置、以将 PLL 调整为 SCLK 频率、如数据表第 9.3.3.4 节所述。
您的时钟比率是否真的是 18.275？ SoC 上是否有任何设置更接近传统比率 16 或 32？ 这可能有助于更轻松地设置时钟。

此致、
-伊凡·萨拉扎尔
应用工程师

尊敬的 Ivan：

非常感谢您的帮助。 我试着解决你的问题。

1. 您希望保持 4 线制连接、这意味着 MCLK 将存在、但不想使用它。 对吧？
   1. 是的。
2. 提到“PWM"时“时、您是指 SCLK 频率吗？ 这不是放大器 D 类输出、对吗？
   1. 否、这是 Cladd-D 输出。

我们得到了如下一些补充信息。

a) 当客户物理切断 MCLK 信号路径时、TAS5782M 工作正常。 他可以看到 768kHz PWM（D 类输出）频率和 1536kHz 电荷泵频率。

b) 如果将 MCLK 应用于 TAS5782M、他可以看到 877.2KHz PWM 和 877.2kHz 电荷泵频率、这意味着 PWM 和电荷泵频率异常。

c) 除了上述 b) 外、它还设置禁用时钟自动设置、DAC 时钟=PLL、P=1、J=16、D (MSB)=0、 D (LSB)=0、R=2、DSP CLK 除以 2、DAC CLK 除以 16、CPCLK 除以 4、OSR CLK 除以 8、FS = 48、他可以看到 877.2kHz PWM 和 1536kHz 电荷泵频率。

当 MCLK 进入时、您是否有办法支持 3 线数字音频接口？

此致、

尊敬的 Ivan：

我检查了客户寄存器设置。 0x0E 寄存器由 0x10 设置、这意味着 PLL 时钟的 SDA=001 010：OSC 时钟。

您能否告诉我们 TAS5782M 是否支持输入 MCLK 的三线制接口？

此致、
T.IMI

PS： 虽然我错误地点击了“这解决了我的问题“、但我们仍需要您的帮助。  

尊敬的 Ivan：

感谢你的帮助。

为了研究 TAS5782M 的工作原理、我们的客户发现 TAS5782M 在通过 3 线配置加电后施加 MCLK 时可正常工作。
此信息对解决客户问题是否有效？

请告知我们您的最新信息。

此致、

尊敬的 Toshiro：

感谢更新,这似乎是一个很好的信息。
不幸的是,这是一个旧的设计和获得见解是复杂的,但我将在内部讨论,并在本周内回来给你.

此致、
-伊凡·萨拉扎尔
应用工程师

尊敬的 Ivan：

由于我们的客户持续评估、当 I2S 通信在下面中的 DSP 系数设置之后开始时、3 线接口通信成功。

您能否检查我们是否可以保证 TAS5782M 正常工作、即使在设置 DSP 系数后 I2S 通信也是如此。

此致、

尊敬的 Toshiro：

我要检查的一点是、在启用时钟之前、如果向器件至少发送了与时钟相关的 I2C 命令、器件是否能够正常运行。 我认为、器件默认状态使用 MCLK（如果存在）、那么如果器件更改模式、则不起作用。 因此、只有在更改器件时钟设置后才能提供时钟。

此致、
-伊凡·萨拉扎尔
应用工程师

尊敬的 Ivan：

由于我们的客户在通过 I2C 设置 DSP 系数后测试了 I2S 3 线音频接口通信、因此 TAS5782M 可正常工作、如附件中所示。

音频输出正常 I2C 在复位=H 后 190ms 访问以对 DSP 系数进行编程、然后在完成 DSP 系数编程后 4ms 启动 3 线音频输入。

您是否会回顾一下我们是否能保证此星期五至少能正确执行此程序？

此致、

e2e.ti.com/.../3-wire-IF-test-with-MCLK-connected.pdf

尊敬的 Toshiro：

我将与团队一起讨论此问题、明天会得出一些结论。

此致、
-伊凡·萨拉扎尔
应用工程师

尊敬的 Ivan：

感谢你的帮助。 我理解您将在团队讨论后立即提供反馈。

但是、我们需要您立即作出回答、请在希望当天结束时向我们提供反馈。  

此致、

尊敬的 Toshiro：

所描述的顺序看起来是正确的。 DSP 系数将允许从 SAI 配置到 I2S 启动需要一些额外的 4ms 时间。

我们仍然计划使用 EVM 进行一些测试、但建议的顺序应该可以正常工作。

此致、
-伊凡·萨拉扎尔
应用工程师

尊敬的 Ivan：

非常感谢。 我们了解客户提供的程序工作正常。  

从 SAI 配置到 4ms、您是否有任何信息或具体时间？

此致、  

尊敬的 Toshiro：

我的意思是、最重要的是 SAI 配置（时钟设置的寄存器配置）与 I2S 信号开始之间的时间。 时序图显示了 SAI 配置和 I2S 信号之间的 DSP 系数配置、因此将配置 DSP 系数所需的时间添加到图中所述的 4ms 中。

此致、
-伊凡·萨拉扎尔
应用工程师

尊敬的 Ivan：

让我确认一下。 这是否意味着我们必须注意的时序是 SAI 到 I2S 时钟时序、因此我们无需仔细研究 DSP 系数到 I2S 时序。

此致、

尊敬的 Toshiro：

正确的、我还没有在我这边测试这个、但我的理解是、您只需要关注 SAI 到 I2S 时钟时序。

此致、
-伊凡·萨拉扎尔
应用工程师