This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM1865:PCM1865、PCM5122 的设计支持

Guru**** 2779905 points

Other Parts Discussed in Thread: PCM5122, PCM1865

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1619766/pcm1865-design-support-for-pcm1865-pcm5122

器件型号: PCM1865
主题中讨论的其他器件: PCM5122

我正在开发用于多个工程的音频转换器参考设计。 我有一个高质量时钟源提供 MCLK、BCLK 和 LRCLK/FSYNC、因此希望在 I2S/TDM 外设(从器件)模式下使用 PCM1865 和 PCM5122。  

您能否确认是否可以支持方框图中所示的运行模式、如果可能、请进行所需的寄存器设置?

我还注意到、更改采样率时需要停止 BCLK。 我可以通过使用 BCLK_ENABLE 信号选通 LMK1C1104PW 来实现此目的。 更改采样率时、是否还需要停止 MCLK 和 LRCLK/FSYNC 时钟?

 

260222 音频转换器开发 Board.pdf 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Al:

    我认为所有配置看起来都不错。 以下是需要检查的重要事项:

    I2S:

    • 每条数字数据线只有 2 个通道
    • BCLK = 64*Fsync

    TDM:

    • BCLK = 256*Fsync
    • 确保在每个 PCM1865(寄存器 13)上正确设置 TX_OFFSET、并在每个 PCM5122(寄存器 41)上正确设置 RX_OFFSET。

    此外、确保 MCLK 为最大 50MHz。 从您共享的内容来看、只要适当配置偏移、所有这些条件都已满足。

    我要在更改采样率时停止所有时钟。

    此致、

    Garret

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Garrat、

    非常感谢您给出清晰简洁的答案。  

    此致、

    AL