• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 47 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TAC5112EVM-K：单端满量程输入配置和饱和

admin
Guru**** 2868720 points

Other Parts Discussed in Thread: TAC5112

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1628092/tac5112evm-k-single-ended-full-scale-input-configuration-and-saturation

器件型号： TAC5112EVM-K
主题中讨论的其他器件： TAC5112

我们正在评估 TAC5112 是否可能集成到多个产品中。

为了了解输入摆幅配置、我们执行了测试、在这些测试中我们尝试了数据表 (SLASF24A) 表 7-15 中所示的不同单端配置。

1VRMS 和 2VRMS 只需切换 PurePath Console 的 Record Config 选项卡下拉菜单中的值。

此外、我们还尝试测试 0.5Vrms 配置、方法是在 EVM 的 J24 跳线上将 AVDD 设置为 1.8V、在 VREF_CFG 中手动将 AVDD_MODE 位的寄存器值设置为 1、并通过 PurePath Console 的寄存器映射将 VREF_CFG1 的 VREF_FSCALE 设置为 2。

我们在 IN1P 和 IN2P 上注入了一些恒定频率正弦波、并通过 AC-MB USB 接口观察到输出并监测其频谱。

我们预计、通过将模拟输入振幅驱动到配置的输入摆幅 Vrms 电平以上、它会在配置的电平附近饱和（由除测试频率之外的各种频率分量可见）。 不过、我们观察到、在所有配置中、饱和都略高于 1Vrms。

根据数据表、我们尚未尝试将输入驱动至 2Vrms 以上、因为这会超过模拟输入最大额定值。

您能否说明一下我们对预期行为的理解是否正确、如果正确、那么配置可能会如何处理？

  • 0
    TI__Guru**** 2868720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Marco、

    运行这些测试时、您能否共享您正在使用的.ppc3 配置文件以及 EVM 的硬件跳线连接？

    谢谢。此致、

    Lakshmi Narasimhan

  • 0
    TI__Guru**** 2868720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../Saturation_5F00_Tests.txt

    你好 Lakshmi、

    您可以找到已附加的 used base .ppc3（将扩展名更改为.txt 以可加载）、然后、我要在“Record Config“选项卡中更改 1VRMS 和 2VRMS 测试用例的满标度值、对于 0.5VRMS、我在下拉列表中设置 1VRMS 的值、并使用“Register Map“视图手动写入 VREF_CFG 和 VREF_CFG1。

    输入的跳线配置如 EVM 手册表中所示、适用于线路输入单端交流耦合配置。 （已安装：J6、J7、J8、J12 (2-3)、J14 (2-3)、 未安装：J4、J5、J11、J15、J16、 J20、J21、J9、J13、J17 J18、J22、J23、J46)。

    对于 0.5VRMS 测试用例、我将 J24 (AVDD) 切换至 1.8V、而不是其他测试用例使用的默认 3.3V。


    此致、
    Marco Lopes

  • 0
    TI__Guru**** 2868720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Marco、

    谢谢、让我来看看、并在本周结束时回复您。

    谢谢。此致、

    Lakshmi Narasimhan

  • 0
    TI__Guru**** 2868720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Marco、

    对延迟深表歉意。

    我设置一个 EVM 并将 J24 配置为获得 1.8V 的 AVDD、以及您提到的其他跳线设置。

    然后我加载了上面的内容。 从 Register Map 页面中写入了 ppc3 配置文件、并写入了 AVDD_MODE = 1 和 VREF_FSCALE = 2。

    如果我在 IN1P 和 IN2P 引脚上提供 500mVrms、1kHz 信号、我会看到 ADC 输出为~–0.06dBFS（非常接近饱和状态）。

    能否确认：

    1) 如果您提供的信号与我提到的信号相同？ 我假设您提供的是相同的振幅、但如果频率不同、您还能提及吗？

    2) 如果您读取 VREF_CFG 和 VREF_CFG1 寄存器、它们是否被写入到预期值？

    谢谢。此致、

    Lakshmi Narasimhan

  • 0
    TI__Guru**** 2868720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢拉克什米,我将在本周重试,可能明天,以不同的频率.

    此致、
    Marco Lopes

  • 0
    TI__Guru**** 2868720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢 Marcos。

    如果需要任何后续说明、您可以根据观察结果更新此主题。

    谢谢。此致、

    Lakshmi Narasimhan

  • 0
    TI__Guru**** 2868720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好 Lakshmi、

    非常感谢您的支持。 不确定之前出了什么问题、但现在我已经确认了 100Hz 和 20kHz 的正确行为。

    此致、
    Marco Lopes