Other Parts Discussed in Thread: TLV320AIC3204
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： TLV320AIC3204
尊敬的 TI 支持团队：
我正在处理一个工程、该工程涉及使用 I2S 接口将 TLV320AIC3204 与 i.MX RT 控制器连接起来。
配置详细信息：
*编解码器配置为“从模式“
* MCLK = 12.288MHz
* PLL 已禁用
* 16 位字长、I2S 格式
*根据参考手册配置 ADC 路径 (AOSR = 128、PRB_R1、PTM_R4)
*用于数字接口的默认寄存器设置
观察到的行为：
*当所有连接 (MCLK、BCLK、WCLK) 都存在时:
* MCLK 和 BCLK 正确
*观察到 WCLK 恰好为“ BCLK 的一半“、这不是有效 I2S 配置的预期结果
*当 BCLK 或 WCLK 断开连接时:
*控制器侧的所有时钟都显示正确
这表明可能存在与编解码器和控制器之间的时钟同步或帧配置相关的问题。
请您澄清一下：
TLV320AIC3204 所需的正确配置是否通过外部主器件 (MIXRT) 实现 I2S 从器件正常运行？
2. BCLK/WCLK 方向和接口控制的任何必须明确配置为超过默认值的寄存器设置？
3.这种行为是否可能是由于帧同步 (WCLK) 配置不匹配,以及为确保正确同步而建议的设置?
非常感谢您提供有关实现稳定和正确的时钟配置的指导。
提前感谢。
此致、
N. Eswararao
