• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 33 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM1809：PCM1809 目标模式无 SDOUT

admin
Guru**** 2903760 points

Other Parts Discussed in Thread: PCM1809

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1643781/pcm1809-pcm1809-target-mode-no-sdout

器件型号： PCM1809

你（们）好

我在 JLCPCB 网站上使用 PCM1809 制作了一个电路板。 零件从 LCSC 库存中购买。

MSZ = 0 目标模式

FMT0 = 0 I2S 格式

MD0 = 0 线性滤波器

MD1 悬空

我在示波器上检查了来自 MCU 的两个输入引脚 BCLK = 1.536Mhz 且 FSYNC = 48kHz 时均正常。 AVDD 和 IOVDD 在 3.3V 下正常运行

但是、SDOUT 保持为 0。

任何建议都将得到赞赏。

 

 

pcm1809.pngpcm1809.png

  • 0
    TI__Guru**** 2903760 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Franz、

    最小 BCLK 公式为 =#通道*#位* FSYNC。   由于 PCM1809 有 32 位时隙、对于 2 通道和 48kHz FSYNC、您应至少使用 3.072MHz BCLK。

    此致、

    Garret

  • 0
    TI__Guru**** 2903760 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的答复 Garret Godfrey 

    根据 PCM1809 数据表 ( https://www.ti.com/lit/ds/symlink/pcm1809.pdf )、

    BCLK 与 FSYNC 的比率可以是 32。  

    当 BCLK = 32 * FSYNC 时、ADC 样本为 16 位* 2 个通道。 我是否误解了该表？

  • 0
    TI__Guru**** 2903760 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Franz、

    字长固定为 32 位。 因此、对于 I2S、BCLK 必须至少为 64*Fsync。

    此致、

    Garret

  • 0
    TI__Guru**** 2903760 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好 Garret Godfrey 

    您能否解释一下如何理解表 6-3？ 尤其是 FSYNC = 48kHz 且 BCLK = 1.536MHz

    支持的 FSYNC 和 BCLK 频率意味着什么？

    谢谢你

  • 0
    TI__Guru**** 2903760 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Franz、

    根据我前面所述的公式、32 的 BCLK/FSYNC 比率将仅适用于单通道 TDM 模式。

    此致、

    Garret