[参考译文] TAA5242：TAA5242 的时钟和 I2S 控制器模式行为问题

admin

Other Parts Discussed in Thread: TAA5242

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号： TAA5242

您好的团队、

背景：
我们使用外部 CCLK (24.576MHz / 22.5792MHz) 在控制器 I2S 模式下评估 TAA5242。我们希望确认数据表中未完全清楚详细行为。

问题：

对于 MD2=高电平且 MD1=低电平在控制器 I2S 模式下、为给定的 CCLK 生成多少确切的采样率 (FS)？ FS 是否始终为 96kHz 且具有 24.576MHz 输入？
是否可以保证 FSYNC 和 DOUT 都从 BCLK 下降沿具有相同的输出延迟（例如最大 19ns）？
在控制器 I2S 模式下、器件是否仅在没有 CCLK 的情况下进入断电状态？
发生时钟错误（GPO 中断）时、ADC 操作是否会在恢复有效的 CCLK 后自动恢复、或者是否需要下电上电/复位？

此致、
Ryu。

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的柳山：

对于 MD2=高电平且 MD1=低电平在控制器 I2S 模式下、为给定的 CCLK 生成什么确切的采样率 (FS)？ FS 是否始终为 96kHz 且采用 24.576MHz 输入？

是、当 CCLK = 24.576MHz 时、fs = 96kHz

FSYNC 和 DOUT 是否都保证从 BCLK 下降沿具有相同的输出延迟（例如，最大 19ns）？

FSYNC 和 DOUT 延迟可能并不完全相等、但两者都处于 19ns 规格范围内

在控制器 I2S 模式下、器件是否仅根据缺少 CCLK 才进入断电状态？

是的、在控制器模式下没有 CCLK 时（或时钟在任何模式下停止）、ADC 断电。

发生时钟错误（GPO 中断）时、在恢复有效的 CCLK 后、ADC 是否会自动恢复运行、或者是否需要下电上电/复位？

是的、CCLK 恢复后、该操作应恢复。但是、在对器件进行下电上电之前、中断不会清除。

此致、

Garret

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Garret：

感谢您的答复。
我还有一个问题。
如果 CCLK 发生变化、是否需要电源复位？
如果器件处于静音状态等、是否可以在运行期间对其进行更改？
请告诉我更改 CCLK 时需要采取的任何预防措施。

此致、
Ryu。

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的柳山：

不需要电源复位、但我在运行期间不会更改 CCLK。在停止时钟时必须至少等待 100ms、以便器件完成 ADC 关断序列。 我会停止 CCLK、更改该值并等待 100ms、然后恢复时钟。

GPO 上将出现时钟错误、该错误确实需要电源复位才能清除、但不会影响操作。

此致、

Garret

音频（参考译文帖）(Read Only)