This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM4201:PCM4201模式和系统时钟

Guru**** 2540720 points
Other Parts Discussed in Thread: PCM4201

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1069834/pcm4201-pcm4201-mode-and-system-clock

部件号:PCM4201

PM4201

  1. PCM4201的主模式和从模式有何不同;在我的情况下,他们使用了哪些应用程序来实现通过麦克风阵列的音频源本地化,我将使用 FPGA 作为控制器。(顺便说一下,是否可以将此 ADC 与 FPGA 连接?)
  2. 系统时钟用于提供采样频率参考,它用于音频 DSP 和 ADC。 但在主模式下 ,PCM4201会生成用于通信的 FSYNC 和 bck 时钟,然后我会询问此系统时钟对音频 DSP 的用途是什么?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    将于明天作出回应

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在逐稿轮模式下,设备将生成 BCLK 和 LRCK。 位时钟表示预感数字输出上的新数据位。 这些计时与主时钟同步,主时钟必须馈送到 PCM 4201设备。 这必须是 采样率的倍数。

    如果我们希望该设备能够获得44.1kHz 的采样率,我们需要一个512 *FS=22.5Mhz 的 SCLKI。 这种计时可以在 DSP/BIOS 中生成。

    此 SCKI 与 生成的 BCLK 波形同步,如果 BCLK 具有抖动,则可用作锁存数据的参考。

    您可以 在主模式下连接到 FPGA。 使用 SCKI 和 bck 作为时钟,在 FPFA 中实现串行到并行数据转换。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Sanjay,如果我理解正确,您的意思是在主模式下,SCKI 可以由 FPGA 提供,对吗? 但我想知道 FPGA 生成的 SCKI 时钟是否更容易抖动?

    2.在主模式下,我们是否可以使用外部振荡器(22.5MHz),而不将振荡器连接到 FPGA?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的,您可以使用振荡器为 PCM 设备提供时钟