请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：TLV320DAC3100 大家好，我有一个不寻常的应用程序，我正在使用TLV320DAC3100生成人工多普勒移位。 在无多普勒位移的情况下，标称采样速率为4.41万次采样/秒。 但我想动态地将回放采样速率提高四倍，降低四倍，因此，最多可达18万次，每秒可降至1.1025万次。 我想将TLV320DAC3100配置为I2S主设备，并 为其提供单个主 MCLK，并让它生成适当的BITCLK和LRCLK，以输入系统微控制器，该控制器可从SD卡回放声音文件。
主MCLK来自一个外部分数合成器芯片(Silicon Labs SI5351)，其输出在16：1频率范围内变化
TLV320DAC3100能否在该模式下工作？
我很担心10.14 ，因为在其数据表的7.3 ．DAC设置一节中，它指出：
"在所有情况下，DOSR的范围受以下条件的限制：2.8 MHz < DOSR×DAC_FS < 6.2 MHz"
该频率范围仅 略高于2：1，远远不能接近我所要求的16：1范围，除非我还弄乱了DOSR寄存器值。
为什么会出现频率范围限制？ TLV320DAC3100能否配置为在16:1输入MLCK范围内工作，并且在不更改任何寄存器设置的情况下仍能正常工作？
另一个问题。 TLV320DAC3100自身的内部PLL是否可以配置为通过在DAC回放时更改其PLL分数n比率，从固定MCLK输入提供所需的BITCLK和LRLCK？ 或者这些PLL寄存器是否只能在静态非回放状态下更改？
谢谢。
