This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SRC4184:就绪输出一直处于高位

Guru**** 2362340 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/572172/src4184-ready-output-is-stuck-high

部件号:SRC4184

具有25 MHz RCK参考时钟, 48K时的LRCK输入, 44K时的LRCK输出以及为转换输出获取垃圾数据。   从属模式,所有配置引脚接地。

硬件模式。   输入/输出时钟处于稳定速率时,不应就绪输出将会降低。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Dave,您好!

    如您所知,在从属模式下配置时,端口LRCK和bck时钟被配置为输入,并从外部音频设备接收其时钟。  速率估算器 通过比较LRCKI,LRCKO和参考时钟来比较输入和输出采样频率。 的结果
    速率估计用于配置重新采样系数和数据指针。

    速率估算器块提供的就绪输出 表明已确定输入-输出采样频率比率,并且已更新重新采样块的系数和地址指针。

    您能否确认我们是否已为设备的输入和输出串行端口提供了所有必需的时钟输入,以启用RDYA/B引脚来指示就绪输出?  

    谢谢,此致,

    Ravi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    LRCKO是从VCXO 24.576 MHz除以512到48K得出的。 LRCKI源自125MHz时钟对AES3输入进行过采样,以创建高效LR时钟。 LRCK固有的抖动至少为125MHz过采样器的8ns。 这是否会造成问题?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    已解决...

    事实证明,我的测试发生器在测试信号中添加了一些抖动,它驱动SRC控制回路螺母。   一旦我把它退了下来, 它就锁定了,开始工作。

     

    但从规格中看不出抖动会如此容易地破坏它。