This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320DAC3203:PLL设置

Guru**** 2366860 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/576016/tlv320dac3203-pll-setting

部件号:TLV320DAC3203

您好,专家,

有我的系统时钟。

答 MCLK=9.6MHz

B. BCLK=1.44MHz

C. WCLK=48kHz

D. 从属模式

当我按照下表配置芯片时。

R=1,J=48,D=0000,P=5,NDAC=NADC=3, MDAC=mAdc=5,DOSR=AOSR=128

批量生产将绕过1 % 故障率。

当我使用故障IC并按照以下设置进行配置时。

R=1,J=48,D=0000,P=5,NDAC=NADC=15, MDAC=mAdc=1,DOSR=AOSR=128

故障IC可获得正确的波形。 您是否会告诉我为什么第一个设置不适合DAC3203? 非常感谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你好,Jerry,

    NADC/NDAC分压器与DAC_CLK相关,建议尽可能降低该分压器的电压(特别是当DVDD电压低于1.65V时)。 如应用参考指南中所述,只要符合PLL条件,NADC/NDAC分压器必须尽可能大。 这将减少可能的故障。

    此致,
    Luis Fernando Rodríguez ñ o S.