This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/audio-group/audio/f/audio-forum/572677/tpa2028d1-is-it-possible-case-to-damage-the-device-if-we-apply-0-6v-vil_max-1-3v-vih_min-to-en-when-vdd-3-6v
大家好， 当VDD=3.6V时，如果我们将0.6V (VIL_max)～1.3V (VIH_MIN)应用于EN，是否可能会损坏设备？ 此致， Yaita /日本距离
您好，Jose-San， 感谢 您 的回答，但我的客户想了解详细信息。 EN引脚CMOS输入吗？ 如果答案为"是"，您是否认为 即使 对EN (CMOS输入)应用了中间级别，也不应损坏TPA2028D1？ 此致， Yaita
您好，Jose-San， 感谢您的支持。 我与我的客户进行了交谈， 他理解了您所说的话。 此外 ，如果可能，他还想了解EN引脚的等效输入原理图。 是否可以向我发送信息？ yaita-k@clv.macnica.co.jp 此致， Yaita
您好，Jose-San， 是的，我也认为 EN 输入是Hi-Z 我的客户 认为 设备的CMOS输入必须保持在VCC或GND，以防止电源电流，如以下应用说明所述。 http://www.ti.com/lit/an/scba004d/scba004d.pdf他想确认将中间电平应用到EN引脚是否会损坏设备，是否会影响从VCC到GND的电流。 此致， Yaita /日本距离
