• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 356 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3110：AVDD和HPVDD -电源导轨规格

admin
Guru**** 2358920 points
Other Parts Discussed in Thread: TLV320AIC3110
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/585430/tlv320aic3110-avdd-and-hpvdd---supply-rail-specifications

部件号：TLV320AIC3110

大家好，

我正在为我的主板制定PSU设计策略，可以获得您对 TLV320AIC3110的模拟电源导轨的建议。 我在PMIC上有一些具有~40dB PSRR的备用LDO，我想知道这是否足以为设备的AVDD和HPVDD导轨供电？ LDO由3.6V开关模式供电，输出3.3V，具有40 dB PSRR。 这种声音是否适用于将编 解码器的模拟部分上耦合的噪音降至最低？ 否则，我可以添加专用的70-80 dB PSRR LDO，以获得真正清晰的信号(就像我为扬声器VDD所做的那样)，但如果我不需要它，我不想超出规格。

非常感谢您的反馈。

非常感谢，

戴夫

  • 0
    TI__Guru**** 2358920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好，David，

    我们的音频转换器对电源导轨(尤其是AVDD)上的变化或噪音非常敏感。 某些编解码器功能直接取决于AVDD电压(如ADC电平)。 任何变化都可能影响ADC的满刻度电压。 因此，我建议使用大于50dB PSRR的电源。 此外，我强烈建议遵循数据表的布局注意事项。

    您可以在下面的Wiki文章中找到有关减少编解码器噪音问题的更多详细信息。 它可以帮助您获得良好的设计和降噪。

    e2e.ti.com/.../3377.common-noise-issues-in-codecs

    此致，
    Luis Fernando Rodríguez ñ o S.
  • 0
    TI__Guru**** 2358920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    谢谢路易斯:)
    戴夫
  • 0
    TI__Guru**** 2358920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好，Luis，快速跟进。

    数据表建议编解码器电源顺序为：扬声器滑轨->数字滑轨->模拟滑轨，但未提及断电顺序限制。 是否可以在不引起任何问题的情况下同时断开滑轨电源？ 谢谢，Dave
  • 0
    TI__Guru**** 2358920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好，David，

    没有关机顺序。 因此，您可以同时断开滑轨的电源。 但是，我们建议在卸下电源导轨之前将编解码器块静音并关闭电源。

    此致，
    Luis Fernando Rodríguez ñ o S.