This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 5766 m :TAS5766M消除了对MCLK主时钟线路I2S的需求

Guru**** 2361270 points
Other Parts Discussed in Thread: TAS5766M
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/582287/tas5766m-tas5766m-eliminates-the-need-for-the-mclk-master-clock-line-i2s

部件号:TAS5766M

对于TAS5766的设计,请根据客户要求(例如描述两组程序的附件)帮助确认两个程序的可行性
1 TAS5766的程序1/2在很大程度上被I2S MCLK主时钟线路省略,是否可行? 它对TAS5766有何影响?
2在第一个方案中,即数据线路中的I2S总线开关,它是否会影响I2S的定时? TAS5766?
3在第一种方案中,数据线路中的I2S总线在交换机(如74HC151)之后,另一条线路不通过,将影响I2S的定时?
4在第二个方案中,整体开关I2S总线,如果我的I2S采样频率不同,TAS5766 CAN制动器识别?
5在第二个方案中,整个交换机I2S总线,如果我的I2S采样频率相同,对TAS5766的影响是什么?
6.如何在播放时更新I-RAM Block,C-RAM Buffer A/B数据? 您能否提供一个示例?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,陈玉,

    1. TAS5766M支持三行I2S,并且TAS5766M数据表的“时钟生成和PLL”部分介绍了配置放大器的方法。


    2和3。  此设备引起的传播延迟将导致实际声音输出延迟。 这真的取决于您的延迟要求,看这是否可以接受。


    4和5。 我不太理解这个问题,请您详细说明一下吗?


    6.有一个应用说明在讨论此主题。 请看一下。

    e2e.ti.com/.../Coefficient-RAM-Access-Mechanisms.pdf