团队，
请参阅以下客户关于客户的内容。 您能否帮助解释增益以及使用50 mV输入时可能发生剪切的原因？
正如我提到的，系统中似乎有12-15dB的增益，我无法解释。 主要参考方框图是应用手册中的"模拟路由图"(图2-1)。
下面是我拥有的内容：
*数据表规格~ 500mVrms ADC全尺寸(大量参考，例如数据表THD spec sec 8.9 ，0.9V共模~ VCM的应用注释参考等)
*使用Hilbert程序的输入失真从~10-30mVpp开始(取决于频率)。 结果是输出时产生振荡和伪相反转，当使用LINE_OUT上的示波器测量时，在失真前产生150mVpp输出
*输入1p (我们的主要输入)时的结果相同，但输入时的结果也相同
2和3 (差分或单端，如果Vpp调整为恒定)。 从这里返回到单端模式，排除DC偏压。
*假定此剪辑是滤波器的过驱动输入或数字饱和。
*简化的程序到“直通”结构图(ADC输入，DSP-A/DSP-D传输块，DAC输出)。 没有对线夹点进行更改。 无滤波器，滤波饱和可能性不大。
*用于1kHz音频直接输出(无DSP-A/DSP-D传输)的内置音频发生器程序，无输入。 将数字振荡器振幅设置为1.0。 无失真或削波，输出振幅约为350mVpp，非常干净。 输出过速不太可能，因为这远远超过了我们使用Hilbert程序所看到的夹点。
*基于这一点，我认为问题在于输入增益，振荡仅仅是由于重建滤波器和/或输出插值器与裁剪的数据交互。 暂时忽略振荡并关注输入增益。
*返回直通程序以研究增益设置。 对于INL_P，将输入PGA增益电阻设置为40kOhm至IN1，对于INL_R，将40kOhm至VCM1 (INR未使用)。 输入驱动器现在剪辑为50mVpp。 从这里保持40k PGA。
*更改不同的INL_N (外部直流偏置，麦克风输入等)不会改善这种情况。 线夹点不对称，在正峰上的线夹比在负峰上的线夹更多(当在示波器上覆盖输入与输出时)。
IN1L_P必须具有VCM的内置偏倚，我在应用手册中没有看到。
从此处将INL_N保留至VCM。
*将输入音量控制更改为-12dB。 在剪辑前输出振幅低至~50 mV，并且在连接到LINE_OUT的示波器上显示量化噪声。 返回至0dB输入音量控制。
*将输出音量控制更改为-12dB。 上述结果类似。
结果表明，在模拟缓冲区(PGA或更早版本)，剪辑在ADC正常之前。
*已启用输入AGC，目标为-24dBFS。 显著失真(看起来像谐波失真，但FFT不可用-可能是互调)。 AGC 返回至0dB并已禁用。 结果表明，在ADC被裁剪后，将以数字方式执行AGC。
*在ADC和DAC上重复使用40kOhm的"通-直"程序，具有不同的过采样比率(AOSR/DOSR)值。 尽管我们在LINE_OUT上看到的字符会发生变化，特别是量化噪声，但剪辑点的差异极小。 这表明AOSR和DOSR通常不会提供增益。
*尝试使用侧音电路从PGA直接转至LINE_OUT放大器的新程序。 结构图中没有DSP模块，没有ADC或DAC。 该计划仅调整注册银行。 40k PGA电阻器的夹点仍为50mVpp。 这也表明该剪辑位于PGA的某个位置或附近
底线是，通过向后移动输出的信号，我们可以看到改变PGA电阻器设置的唯一改进。
最佳结果是输入端50mV。 这与从默认10kohm到40kOhm的变化是一致的，这会导致线夹从10mV更改为50mV。 这就是为什么我建议在TLV320AIC芯片的输入处使用1:10分压器的原因。 在达到规格500mVpp ADC夹点之前，我们会看到大约10 dB的未知增益。
