https://e2e.ti.com/support/audio-group/audio/f/audio-forum/611117/tlv320aic3256-input-overload
部件号：TLV320AIC3256你好
我们使用AIC3256USBEVM评估AIC3256小型DSP。 为此，我们使用TruePath IDE设计了一个简单的程序。 有一个框架AIC3256App4x2x，Dec4xIn，DSP_A_DSP_D互处理器和一个Int4xOut输出。 --> DSP
我们要在lineIn1上录制，并立即在Lineout上播放录制(仅用于测试)。
我们的问题是 ，大于100mV的小输入信号会导致输出饱和。
根据 参考maual：在共模和0.9V偏移的情况下，应该可以输入高达0.5Vss的信号。
系统设置代码的一部分：
----------------------------------
; ADC信道配置
----------------------------------
REG[1][51]= 0x40；已启用麦克风偏置，源= AVDD，1.25V
REG[1][52]= 0x40；将IN1L路由至具有10K输入阻抗的Left_P
REG[1][54]= 0x40；使用10K输入阻抗将CM1L路由至Left_M
REG[1][55]= 0x40；将IN1R路由到RIGHT _P，输入阻抗为10K
REG[1][57]= 0x40；使用10K输入阻抗将CM1R路由至Rright_M
REG[1][59]= 0x00；启用MicPGA_L增益控制，0dB
REG[1][60]= 0x00；启用MicPGA_R增益控制，0dB
REG[0][81]= 0xc0；打开LADC/RADC电源
REG[0][82]= 0x00；取消LADC/RADC静音
----------------------------------
; DAC通道配置
----------------------------------
REG[1][12]= 0x08；将LDAC路由到HPL
REG[1][13]= 0x08；将RDAC路由至HPR
REG[1][14]= 0x08；将LDAC路由到LOL
REG[1][15]= 0x08；将LDAC路由到Lor
REG[0][63]= 0xd4；使用软步进打开LDAC/RDAC
REG[1][125]= 0x12；GCHP模式，已在当前路由上启用偏移校正
REG[1][16]= 0x00；取消HPL驱动器静音，0dB增益
REG[1][17]= 0x00；取消HPR驱动程序静音，0dB增益
REG[1][18]= 0x00；将LOL驱动器取消静音，0dB增益
REG[1][19]= 0x00；取消Lor驱动器静音，0dB增益
REG[1][9]= 0x3c；启动HPL/HPR和LOL/Lor驱动程序
REG[0][64]= 0x00；取消LDAC/RDAC静音
感谢你的建议
