https://e2e.ti.com/support/audio-group/audio/f/audio-forum/600361/tlv320adc3101-clock-setting
部件号:TLV320ADC3101你好
请您评论您对TLV320ADC3101时钟设置的看法吗?
<后接地>
客户选择了TLV320ADC3101。
在数据表P24中,我们可以为MCLK (也是BCLK)选择ADC_CLKIN。
选择“Customer Use MCLK (客户使用MCLK )”和“2.048MHz (2.048MHz)”,因此ADC_CLKIN=2.048MHz。
但我认为如果客户使用mini-DSP,他们应该使用PLL。(Q1)
如果FS=8kHz,我对AOSR值没有信心。
Q1 ADC_CLKIN
我猜ADC_CLKIN用于MINI_DSP_A,因此,如果客户使用MINI_DSP,
客户最好使用尽可能大的ADC_CLKIN (50MHz)。
(1024周期x 48kHz= 49MHz..)
因此,如果ADC_CLKIN=2.048MHz和ADC_FS=48kHz,ADC_CLKIN / ADC_FS仅为256 (周期)。
如果客户使用mini-DSP,则应使用PLL。
... 这是否正确?
Q2 AOSR
如果输入LRCK (ADC_FS)为8kHz,建议使用什么AOSR值?
设置ASOR=128没有问题,还是建议设置256?
客户关注以下标准。(ASOR=8位)
2.8 MHz < AOSR×ADC_FS < 6.2 MHz (eq (6) p79)
此致