• 状态
  • 已锁定 已锁定
  • 回复 10 回复
  • 订户 0 订户
  • 视图 707 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM1863：为8MHZ输入计算PLL和其他除法器

admin
Guru**** 2353910 points
Other Parts Discussed in Thread: PCM1863, PCM1863-Q1
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/616858/pcm1863-calculation-of-pll-and-other-dividers-for-8mhz-input

部件号：PCM1863

您好，

我们有一个外部8MHZ时钟，它被馈入SCKI引脚处的PCM1863。 PCM1863通过I2C控制，应在48kHz FS的主模式下运行。

现在，我们需要以下方面的帮助：

1.计算PLL分隔器R，J，D，P (第0页，寄存器0x29...0x2D)

2.计算ADC和DSP1/2 CLK SRC除法器(第0页，寄存器0x21...0x23)

3.计算PLL_SCK，SCK_Bck和SCK_LRCK分频器(第0页，寄存器0x25..0x27)

4.纠正启动编程顺序

提前感谢

Marc

  • 0
    TI__Guru**** 2353910 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Marc，

    请参阅以下系数值了解PLL和分频器设置。

    • P=1
    • R=1
    • J=9
    • D=2160
    • DSP1_DIV=  8 6.
    • DCP2_DIV=  8 6
    • ADC_DIV=  16 12.
    • PLL_SCK=6
    • sck_Bck=4
    • BCK_LRCK=64

    关于启动顺序，设备启动操作时需要正确的电源和时钟。 默认情况下，该部件处于自动时钟检测模式，因此您需要配置PLL和内部时钟树以使设备正常工作。  

    此致，

     -Diego Mel é ndez López ñ a
      音频应用工程师

  • 0
    TI__Guru**** 2353910 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Diego，

    感谢您的回复。 我用你提供的价值对它进行了测试。 我们可以在接收器一侧听到I2S音频。 我测量的时钟为bck=2MHz，LRCK=31，24KHZ。

    我还有一些其他问题：

    1.测得的时钟值是否正确？ 我们预期的输出为LRCK=48kHz和Bck =48kHz*64=3072MHZ。

    2.数据表中提到N应为2的倍数。 在您的示例中，N = PLL_SCK*SCK_Bck*Bck_LRCK=1536。 这是否正确？

    3.如何测量内部PLL输出频率？

    4.在第29页的SLAS831C中，图中显示了“仅主模式”框内的多个Muxes。 如何配置这些多路复(是否有必要)？


    提前感谢

    Marc

  • 0
    TI__Guru**** 2353910 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Marc，

    我想提及的是，我对之前建议的数值进行了打字，正确的分隔器设置应该分别为6，6和12，我已经修正了我之前的回答。 很抱歉混淆了。

    值应如您所述，48kHz和3.072MHz，请尝试使用正确的除法器值并检查是否有任何改进。

    主模式框内的多路复用对应于寄存器 CLK_DIV_PLL_SCK， CLK_DIV_SCK_Bck 和 CLK_DIV_BCK_LRCK。

    我验证了EVM中的分频器值，并且器件能够生成正确的时钟。  

    此致，

     -Diego Mel é ndez López ñ a
      音频应用工程师

  • 0
    TI__Guru**** 2353910 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Diego，

    您纠正了ADC和dsp1/2的分禾器，它们对BCK和LRCK没有影响。 我仍在测量LRCK=31，24KHZ和Bck=2MHz。

    下面是我的初始化序列。

    TwiWriteReg (slaver_address_PCM1863，0，0xFF)；//重置
    TwiWriteReg (slaver_address_PCM1863，0，0x00)；//第0页auswählen
    TwiWriteReg (slaver_address_PCM1863，32，0x5E)；//自动时钟检测关闭，PLL是ADC和dsp1/2的源

    TwiWriteReg (slaver_address_PCM1863，37，0x05)；// PLL SCK分配器= 6
    TwiWriteReg (slaver_address_PCM1863，38，0x03)；// SCK bck分配器= 4
    TwiWriteReg (slaver_address_PCM1863，39，0x3F)；// bck lrck分配器= 64

    TwiWriteReg (slaver_address_PCM1863，40，0x01)；// PLL启用

    TwiWriteReg (slaver_address_PCM1863，41，0x00)；// P = 1
    TwiWriteReg (slaver_address_PCM1863，42，0x00)；// R = 1
    TwiWriteReg (slaver_address_PCM1863，43，0x09)；// J = 9
    TwiWriteReg (slaver_address_PCM1863，45，0x08)；// D = 0x08 (MSB)
    TwiWriteReg (slaver_address_PCM1863，44，0x70)；// D = 0x70 (LSB)->设置LSB时设置完整值(2160=0x0870)0870)！

    TwiWriteReg (slaver_address_PCM1863，33，0x05)；// dsp1分隔符= 6
    TwiWriteReg (slaver_address_PCM1863，34，0x05)；// dsp2分隔符= 6
    TwiWriteReg (slaver_address_PCM1863，35，0x0B)；// ADC分配器= 12

    TwiWriteReg (SLAN_ADDRESS_PCM1863，6，0x41)；// ADC1输入左= VINL1单端
    TwiWriteReg (slaver_address_PCM1863，7，0x40)；// ADC1输入权限=无
    TwiWriteReg (slaver_address_PCM1863，8，0x40)；// ADC2 input Left = None
    TwiWriteReg (slaver_address_PCM1863，9，0x40)；// ADC2输入右=无

    TwiWriteReg (slaver_address_PCM1863，1，0x50)；//增益40dB

    祝你好  

    Marc

  • 0
    TI__Guru**** 2353910 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    当我写入0x7E而不是0x5E以注册32 (0x20)时，我得到了正确的结果。 BCK =3072MHZ和LRCK=48kHz。 我刚刚将MST_SCK_SRC从0 (SCK或XI)更改为1 (bck)。 但我不明白为什么它现在起作用。 我们将SCKI输入用于外部8 MHz时钟。
  • 0
    TI__Guru**** 2353910 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Mark，您好！

    感谢您的反馈。 MST_SCK_SRC的数据表寄存器32值中有一个拼写错误 ，而不是"1：bck"，应显示"1：PLL (与bck PLL模式相同)"。 我们正在努力在下一个数据表修订版中解决此问题。 因此，对于您的应用，需要写入寄存器32的'1'位5，以将PLL输出设置为源，以在主模式下生成bck和LRCK时钟。

    此致，

     -Diego Mel é ndez López ñ a
      音频应用工程师

  • 0
    TI__Guru**** 2353910 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Diego，

    感谢您的信息，一切现在都正常！ 还有一个问题。 我们使用模拟micropone并启用自动增益模式。 因此最大增益(模拟+数字)为40dB (寄存器1 = 0x50)。 对于我们的应用，我们需要更多的收益。 是否有办法在pcm1863中获得一些额外增益？

    祝你好

    Marc

  • 0
    TI__Guru**** 2353910 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Marc，

    对于PCM1863，PGA可能的最大增益为+40dB，但是数字混音器PGA最多可为音频信号添加+18dB的额外增益。  

    此致，

     -Diego Mel é ndez López ñ a
      音频应用工程师

  • 0
    TI__Guru**** 2353910 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的快速响应。 这正是我想要的。 写入/读取混音器增益(CH1L)的正确顺序是什么？ 我是否必须轮询第1页上的寄存器1以使设备处于就绪状态？ 在哪里可以找到有关4.20 号码格式的信息？ 数据表中指向SLAC663的链接无效。 哪个寄存器值代表+18dB混合器增益？

    祝你好

    Marc

  • 0
    TI__Guru**** 2353910 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Marc，

    序列在数据表中指定，我们改进了有关此部件汽车版本数据表上DSP系数编程的信息，请参考PCM1863-Q1数据表。 请参考以下代码示例，在CH1L混音器中设置18dB增益。

    W 94 00 01
    W 94 02 00
    W 94 04 7f 17 af 00
    W 94 01 01

    作为参考，您可以使用PurePath控制台GUI和EVM轻松监控写入和读取混合系数的正确顺序。 您可以下载 计算器，将dB转换为 SLAC663所需的十六进制系数。

    此致，

     -Diego Mel é ndez López ñ a
      音频应用工程师