你(们)好
我计划使用PCM3060编解码器作为吉他效果处理器的一部分。 www.ti.com/.../pcm3060.pdf
我的音频频率将为48kHz，具有64x ADC/DAC过采样。
以下是数据表内部内容的简要摘要：
- 24位ADC和DAC单元
- ADC模拟LP滤波器，一级，FC=300kHz
- ADC 1/64位小数滤波器，Fpass=21.8kHz，Ripplepass=+-0.05dB和Fstop=28kHz，Ripplestop=-65dB
- ADC数字HP滤波器，0.91Hz时为-3dB
- DAC 4或8过采样数字滤波器，Fpass=21.8kHz，Ripplepass=+-0.04dB和Fstop=26.2kHz，Ripplestop=-50dB
- DAC模拟LP滤波器，二级，FC=300kHz
我有几个问题。
ADC需要什么外部模拟抗锯齿滤波器？
我们应该在64*48e3/2=1.536MHz后阻止频率组件，以避免任何混叠。
现在，此频率下所需的衰减为20*log10(0.5LSB/2^24bits)=-150.5dB。
这与使用此计算器的结果相同： www.ti.com/.../antialiasingcalc
此外，24位只能通过全标度信号实现！
我计算出，在ADC内部模拟滤波器中添加了FC=95.57MHz的第8阶线性相贝塞滤波器，在20kHz时会导致-0.13dB，在1.536MHz时会导致-156dB。
这是设计抗锯齿过滤器的正确方法吗？
我们还可以计算模拟滤波器，以允许大量的别名发生，但只能在24kHz-1.536MHz频段中发生。 这会显著降低模拟滤波器的顺序，但它需要一个非常锋利的数字滤波器。 这将在下面的另一个问题中讨论，因为数字滤波器的衰减不是那么高！
DAC需要什么外部模拟抗锯齿滤波器？
相同的方法。
我计算出，将FC=112.15MHz的第8阶线性相贝塞滤波器添加到DAC内部模拟滤波器时，在20kHz时会导致-0.09dB，在1.536MHz时会导致-156dB。
为什么指定编解码器具有4x/8x过采样数字滤波器，而它具有64x/128x过采样DAC？
如果DAC具有64倍过采样系数，则表示：
- 输入一个值，填充63个零
- 应用以64x48kHz频率工作的线性相位数字重建滤波器
对于具有64倍过采样系数的ADC：
- 应用以64x48kHz速率工作的线性相位数字抗锯齿LP滤波器
- 每64个值取一个值(不是丢弃63个值，而是可以累积这些值以获得更高的数字分辨率)
我确实了解ADC部分，但我不理解4/8超采样来自DAC部分的哪些方面。
为什么数字滤波器的Fstop为28KHz或26.2kHz？
任何高于24kHz的频率都将导致混叠。 所以我想这是筛选顺序(组延迟等)和轻微混叠之间的折衷。
为什么数字滤波器的停止振幅为-65dB或-50dB？
我计算出，要获得24位分辨率，需要-150.5dB衰减。
ADC/DAC动态性能是否与ADC/DAC分辨率(以位为单位)完全无关？
我可以看到，在数据表和用户指南原理图中，只有一级或二级外部模拟LP滤波器。 所以我对我的第8个订单筛选器感到非常尴尬！
此致，
西蒙
