[参考译文] TLV320ADC3101：从BCLK生成主时钟

admin

Guru**** 2353800 points

Other Parts Discussed in Thread: TLV320ADC3101

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

部件号：TLV320ADC3101

您好，

TLV320ADC3101是否支持3线PCM？
对于音频串行接口配置，应用报告中提到了3线PCM，但未提及TLV320ADC3101是否支持它。

此致，
加藤

0 admin 8 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Kato-San，

TLV320ADC3101能够使用BCLK和内部PLL生成所需的内部时钟，如您所提及的应用说明中所述。

基本上，应选择BCLK作为 PLL的源，选择PLL_CLK作为ADC_CLKIN的源。应相应地设置分禾器，以符合数据表中的时钟规格。

此致，

-Diego Mel é ndez López ñ a
音频应用工程师

0 admin 8 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好，Diego-San，

感谢您的及时回复。
我明白了。

此致，
加藤

音频（参考译文帖）(Read Only)