This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TAS5760M:TAS5760M的电源开/关顺序,用于硬件控制。

Guru**** 2366860 points
Other Parts Discussed in Thread: TAS5760M
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/626902/tas5760m-power-on-off-sequence-of-tas5760m-for-hardware-control

部件号:TAS5760M

尊敬的各位先生:

我的客户向我们询问了TAS5760M用于硬件控制的电源开/关顺序。

有一种现象是在主板上通电时不输出。
此时,ANA REG电压为10 V,电压异常。 (正常为3.3V)
因此,我认为在开/关顺序上有一个因素。

在这种情况下,你是否有什么可以被认为是一个原因?


他的开机顺序如下。

1.打开电源后,将SPK_SD设置为“低”,将SPK_SLEEP / ADR设置为“高”。
稳定电源并设置硬控制针脚后,将SPK_SD设置为"高"。
3.释放关机后,将SPK_SLEEP / ADR设置为"低",并在SPK_SD变为高SPK_SLEEP / ADR被释放后约3秒钟。

这是否正确?

关机顺序为
SPK_SLEEP /ADR为HIGH后SPK_SD为LOW,电源关闭后输出关闭。

这是否正确?


此致,
是。哈塞伯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Hasebe-san! 我假设您参考的是EVM? 对于硬件控制模式,您是使用默认设置,还是进行了任何更改? 必须确保按照9.4 Tm1硬件控制模式中的定义设置硬件控制引脚。 另外,10.2 .2.2 .1启动过程-硬件控制模式中定义的顺序非常重要,在接通电源之前设置所有配置和引脚:
    1.使用印刷电路板连接(即PBTL,FREQ,增益等)根据应用要求配置所有硬件引脚
    2.从SPK_SD引脚拉低和SPK_SLEEP/ADR引脚拉高开始
    3.打开电源(如果设备处于关闭状态,则PVDD/AVDD或DVDD先出现并不重要。)
    4.电源稳定后,启动MCLK,SCLK,LRCK
    5.一旦电源和时钟稳定且所有硬件控制引脚均已配置,请将SPK_SD设为高电平
    6.一旦设备退出关闭模式,请将SPK_SLEEP/ADR设为低电平
    7.设备现在处于正常运行状态

    另外,请注意,在硬件控制模式下,设备仅在32,48或64 x FS I²S模式下运行,因为它在单速模式(SSM)下运行,这意味着支持的采样率,MCLK率和
    SCLK率仅限于表3中所示的值。

    谢谢,Jeff
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Jeff-San,

    感谢您的回复。

    我已经了解了数据表的描述。
    但我找不到实际的计时表。

    10.2 .2.2 Tm1启动过程:中定义的顺序
    启动程序是否有具体的时间顺序?

    例如,我们有以下描述。
    2.从SPK_SD引脚拉低和SPK_SLEEP/ADR引脚拉高开始。

    如果同时执行此操作,是否有任何问题?
    或者,如果SPK_SLEEP / ADR先进入高位,然后SPK_SD进入低位,是否没有问题?

    我的客户担心时间顺序是否错误。

    请告诉我是否有特定的时间顺序。

    此致,

    是。哈塞伯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Jeff-San,

    请就上述问题给我一些评论。

    此外,我还有其他问题。

    对于客户的开机顺序,PVDD和AVDD使用相同的电源打开,然后DVDD打开。

    之后,在SPK_SD的终端上输入约6 μs周期的脉冲,在2 V pp时持续约100毫秒。

    这种情况是否有问题?

    此致,

    是。哈塞伯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Hasebe-san! 感谢您的耐心等待。 我已经在Andy中提到了你的问题。 谢谢,Jeff
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Jeff-San,

    感谢您的回复。

    我正在等待Andy San的回复。

    此致,

    是。哈塞伯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Hasebe-san,

    请查看以下启动顺序。

    Andy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好Andi-San,

    感谢您的回复。

    我了解启动顺序。

    我有一些问题。

    序列图中显示的POR (100至250毫秒)是否为IC内部的重置时间?

    2.在POR期间向SPK_SD输入脉冲波形(特定时段的逻辑)是否存在问题?

    如果有问题,可以考虑哪些问题?

    此致,

    是。哈塞伯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好Andi-San,

    请你回答 我之前的其他问题。

    序列图中显示的POR (100至250毫秒)是否为IC内部的重置时间?

    2.在POR期间向SPK_SD输入脉冲波形(特定时段的逻辑)是否存在问题?

    如果有问题,可以考虑哪些问题?

    此致,

    是。哈塞伯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好Andi-San,

    请你回答 我之前的其他问题。

    此致,

    是。哈塞伯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好Andi-San,

    请你回答 我之前的其他问题。

    此致,

    是。哈塞伯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    请参阅下面我的评论
    序列图中显示的POR (100至250毫秒)是否为IC内部的重置时间?
    [Andy]:POR不是由于TAS5760的重置时间造成的。 我们添加POR时间主要是因为系统级别要求。 例如,我们希望确保所有盖子都已充满电,并且电源稳定。

    2.在POR期间向SPK_SD输入脉冲波形(特定时段的逻辑)是否存在问题?
    [Andy]:正如我前面提到的,启动顺序是根据系统级别要求设计的。 (例如,避免杂音)。 客户可以在POR期间尝试拉高SPK_SZ针脚,但他们需要进行测试以确保自己不会出现问题。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好Andi-San,

    感谢您的回复。

    我理解您的意见。

    我会回答客户的问题。

    此致,

    是。哈塞伯