This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3106:TDM插槽如何更改采样时间?

Guru**** 2362820 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/625710/tlv320aic3106-how-do-tdm-slots-change-sample-time

部件号:TLV320AIC3106

如果I2S总线上有2个编解码器,因此一个编解码器在插槽0和1中传输L和R,而第二个编解码器在2和3中传输,它们的采样时间是否仍与WCLK脉冲同步? ADC采样时间之间是否有0.5 / FS时间偏移?

在上述情况下,总线上显示的数据是否与以下数据相同:

I2S总线上使用左对齐数据格式的2个编解码器。 我意识到数据将处于不同的时隙中,但ADC采样时间相同。

编解码器中的左右信道同时采样,不管怎样,正确吗? TDM 4与TDM 8之间的相对延迟不会影响L和R信道之间的相对延迟?

谢谢!

卷曲

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Curtis,

    设备采样是根据WCLK执行的,因此在相同WCLK期间在每个插槽上传输的数据同时采样。 来自不同设备的正确,左或右数据可能位于不同的插槽中,但同时采样。

    此致,

     -Diego Mel é ndez López ñ a
      音频应用工程师