This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SRC4192:输入时钟停止,输出端口处于主模式

Guru**** 2370370 points
Other Parts Discussed in Thread: SRC4192
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/635342/src4192-input-clock-halting-with-master-mode-for-output-port

部件号:SRC4192

您好,

即使使用SRC4192将输出端口(例如 :Mode2/MODE1/MODE0 = 0/1/1)
此外,来自SDOUT的无效数据会持续输出,/RDY引脚保持低电平。
这种行为是否正常?

此致,
加藤

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Kato-San,
    我正在调查此问题,并将在星期一之前得到答复。 谢谢。

    此致,
    Ravi
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Kato-San,
    所述的SRC4192的输出数据并非始终为零(即使输入流为零)的情况是SRC4192的标准行为,可能是抖动造成的。 解决此问题的唯一选项是使用旁路或静音。

    如果您有一个MCLKI到零件,但没有将输出端口的零件设置为主,则输出时钟将为BCKO和LRCKO。

    此致,
    Ravi
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Ravi-san,您好!

    感谢您的及时回复。
    我明白了。

    此致,
    加藤