请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：SRC4392 主题中讨论的其他部件：DIX4192， SRC4382
我不清楚PLL2 (它是SRC4392以及SRC4382和DIX4192中DIR的一部分)是如何运行的。 数据表指出PLL2提供3种不同的频率，即128x FS，256x FS和512x FS。 但是，没有寄存器位可供选择。 有一个后分频器用于划分PLL2的输出，但有4种可能的设置，因此这似乎与PLL2操作不同。 我自己的实验表明，设备会根据传入信号的采样频率在三种PLL2模式之间自动选择。
接收器状态寄存器1中有只读位，据称表示"最大可用RXCKO速率"。 我怀疑它们实际上指明了已自动选择的PLL2模式。
如果是这样，则意味着PLL2在输入信号的两个边界频率上切换其模式。 数据表中根本没有提到这一点，尽管了解这些切换频率在哪里，或者哪些频率范围保证不会出现此类自动切换也是很有趣的。
我描述的情况是否正确？ 或者我是否忽略了某些内容？ 如何描述PLL2的切换频率？
