This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] OPA1604:TIDU034问题和可能的升级解决方案

Guru**** 1120820 points
Other Parts Discussed in Thread: OPA1622, TINA-TI, OPA1604, OPA1644, OPA1612, OPA1602
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/666848/opa1604-tidu034-questions-and-possible-upgrade-solution

部件号:OPA1604
主题中讨论的其他部件:OPA1622TINA-TILME4.96万OPA1644OPA1612OPA1602

尊敬的TI comunnity,您好!

我从TI主站点获得了一些有关TIDU034设计的问题。

这些问题(我的问题)或多或少与共模失真有关,并降低了该电路的易受害性?  
如果共模失真是由于IN-和IN+上的阻抗不匹配导致的,那么我们需要在U1A阶段使其相等吗?
我们知道输入级的值,假设DAC输出电阻器为50-100R。

根据AD743 PDF,我们需要:


这是否正确,或者在音频带失真方面根本不重要?

另一个问题是,我们能否降低R10 22K电阻? OPA160x或164x都是非常低的输入偏置电流,因此我认为我可以放置较低的电阻器,它也可以改善噪声,甚至可以将其去除?
如何将相同值的电阻器置于U1C的反馈路径中? 电路使用典型的单位增益缓冲器,但在输入和输出之间添加一个电阻器并不是一个不可避免的问题。

另一个问题是U1D级的输出阻抗? 它是固定的还是因电位计的锥形位置而变化的?
这一点非常重要,因为如果我在非反相模式下连接任何缓冲区,它将或多或少地受到共模失真的影响我对吗?
如果输出阻抗是可变的,我是否应该移动U1B反相级和缓冲U1D输出? 由于U1B的反相特性,我的相位将与输入相同,我的输出缓冲器(即OPA1622作为单位增益缓冲器)不会出现共模失真。


我是否对这些都正确,或者我是否应该找到其他解决方案来使一切都正确?  
如果我是对的,那么我可以在没有额外的小部件或几乎不需要任何费用的情况下进行一些性能升级-这将是很好的,更好的。

我有最后一个问题,它与OPA1622有关,ATM我将它用作任何全局反馈环路之外的独立缓冲区。
我是否应该使用OPA160x或OPA164x反馈回路将OPA1622包含在其中?  
如果是,为什么? 如果不是,原因是什么?

我阅读了一些关于复合运算放大器级的文档,但它更多地与CFB运算放大器或运算放大器有关,这些运算放大器实际上是高输入偏置电流/直流偏移等

感谢您的参与,祝您度过美好的一天:)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Mateusz,

    1.我不确定平衡两个输入会对失真产生多大影响。 平衡输入阻抗通常是为了纠正由运算放大器的输入偏置电流引入的直流偏移,尤其是在运算放大器输入或反馈回路中必须使用非常大的电阻器的情况下。 平衡不会改变一个事实,即对于同相放大器(或缓冲器),你要改变共模电压。

    此外,只要您有足够的带宽,并且没有以极高的增益运行,运算放大器本身的AOL将会减少失真。

    2.可以降低R10,但从噪音角度来看,R10实际上与P1的两个段平行。 我在TINA-TI中运行了一个总噪声模拟,R10 =22k,R10 =2.2k,总噪声级别没有显著差异。

    3.交流输出阻抗随P1位置的变化而有所变化。 但是,该输出阻抗在频率上仍然平坦。 在不同的电位计设置下,输出阻抗的变化所产生的唯一错误是连接到该电路输出的反相放大器级的增益略有不同。 我不会期望变形发生变化。

    4.我认为将OPA1622包含在整体反馈循环中没有任何真正的优势。 将其作为Baxandall音量控制的输出级,意味着其交流输出阻抗将随音量设置而变化,如上所述,这将使绝对音量设置取决于负载阻抗。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Alex。

    因此,在性能方面没有什么可做的? 还是整体设计?

    如何在U1D阶段之后移动U1B,以便将OPA1622放入他的反馈回路? 它是否会带来真正的差异?  
    大多数缓冲区(独立的,如LME4.96万或典型运算放大器)主要用于全局反馈,而不是独立。

    您能否告诉我,在将OPA1604更换为OPA1644时,THD和噪声层的降级程度如何? 此芯片在价格方面比较有竞争力,但具有较高的电压噪声(这将影响动态范围I抑制)。
    对于此电路,最好使用高性能JFET芯片,还是应该查找具有极低电压噪声的双极芯片? 例如OPA1604,或2个双IC (例如OPA1612或其它)?

    另一个问题是,我可以使用电位计值计算多低的电位计值,以避免超速运算放大器? ATM我使用的是4.7K,所以最坏的情况电阻为~ 1.2K。
    我想,我认为Opamp能够处理更低的价值罐,对吗?

    如何放置2个圆盘罐? Baxandall的输出将连接到另一个组,该组将作为典型(无源)电位器工作,IT中心(2引脚)连接到接地。
    当电位计完全静音时,它将为我提供零输出噪声,并将改进控制定律。

    但是,该配置和THD角度的整体噪声如何? 如果我要使用这种配置(使用这种设计有点简单,只是一个锅而已),我应该在被动控制之后放置一些缓冲器,还是应该保留缓冲器的状态?


    我知道平衡两个输入将解决直流偏移,但我阅读了一些关于共模失真的设计说明和书籍,我当时在考虑可能的解决方案以避免这种变形。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    首先,我必须对我的上述职位提出几处更正。  

    1.我对音量控制输出阻抗的模拟出错。 虽然输出阻抗有一些变化,但它非常小。 在整个音频波段中,输出阻抗模拟远低于100 mΩ Ω。  

    2.只要源阻抗保持恒定,添加反馈电阻可改善共模失真。  但是,在此应用中,最易受影响的放大器是U1C,它会根据P1的位置看到不同的源阻抗。 您可以在此处添加反馈电阻器,但它只能在单个音量设置下有效。  

    缓冲区内部与外部反馈:

    独立缓冲器(如LME4.96万)通常用作开环设备,这会增加相当大的失真。 只要环路具有足够的带宽,将此类设备置于较大的控制环路中将会减少失真。

    OPA1622作为独立缓冲器的失真程度足够低,我不会期望通过将其包装在更大的循环中来获得显著的改进。  

    替换其他零件:  

    此处可以使用FET或双极运算放大器。 电阻值足够小,双极电流噪声增加不应对电路的整体噪声有太大影响。 一般来说,FET输入运算放大器具有较高的电压噪声。 OPA1604和OPA1644的共模失真都非常低,所有3个选项的THD+N通常都非常低。

    我们的OPA1602,OPA1622,OPA1644和OPA1612型号都能准确地发出噪声。 要优化此噪声设计,您可能需要考虑在TINA-TI中运行噪声模拟。 不幸的是,我们不会为扭曲建模。

    电位计值:

    我们在所有这些零件的数据表中都有THD+N与不同负载电阻频率的曲线。 请记住,放大器可能能够驱动较小的电阻,但在执行此操作时,其失真会增加。

    此外,如果电阻值较低,则可能需要考虑电位计中的热效应。 这些热效应可能会在电阻器本身内造成变形。  

    2组电位计:

    在此处放置一个2组电位计是可行的,但会使使用Baxandall配置的好处化为乌有,因为音量控制不再具有线性的dB响应。 如果您不需要这种线性行为,此设计可以大大简化。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    所以我假设我可以比4.7K更低,达到大约2.5K (~ 600R最坏情况),对吗?

    当我谈论2个帮派火锅时,我指的是这张照片:

    如果U1D的输出阻抗非常低,则无需使用额外的缓冲器,但由于U1D的输出阻抗较低,因此将U1B阶段移至U1D之后并不是一个坏主意,整体增益不会受到影响。

    如何使输入阻抗等于U1A级? 我会这样做,以防万一:)

    我的版本不是那么的分散,我只是更改了一些值。

    这是一个问题。

    如果我有220R与信号串联,然后两个并行阻抗等于10kohm + I的电阻器将包括来自DAC的输出电阻器50-100R (在大多数情况下)。

    然后我认为我需要加上所有这些价值,它会给我RB,对吗?

    CS怎么样? 我有~ 1.5nF的TVS二极管,然后是1nF的第二个LPF。

    我有另一个问题与差分放大器设计有关。
    我在考虑使用它来为OPA1622的启用引脚供电,但与收益少于一的人合作是个好主意?

    我想用我的电源电压(对称18V,或者我可以使用一些分压器)为两个输入供电,以获得小于1V的输出电压。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Mateusz,

    同样,您可能能够降低电位计值,但由于运算放大器负载增加,您可能会以少量热噪声来交换某种程度的失真。

    双组电位计电路是有效电路,但不能使用Baxandall电路,因为您的音量控制不再是线性输入dB。 如果对您的应用而言,线性输入dB音量控制并不重要,则使用如下电路可能是更好的选择。

    如果需要,可以使用另一个运算放大器轻松替换此原理图中的OPA1612和OPA1622。

    关于共模失真,John Caldwell将在以下两篇文章中详细介绍:  

    http://www.ti.com/lit/an/slyt595/slyt595.pdf 

    https://e2e.ti.com/blogs_/archives/b/precisionhub/archive/2014/07/15/resistors-in-the-feedback-of-a-buffer-ask-why 

    只要您的源阻抗较低,就不会出现问题。 在这种情况下,源阻抗将是DAC输出阻抗和串联电阻的总和。  

    如果此电路的输入连接到外部世界,则应包括TVS二极管(在应用说明中,RCA连接器提供来自其他地方的输入信号)。 如果您的DAC和音量控制器位于同一个主板上,则不会出现将其删除的问题。  

    同样,应用说明中的输入过滤功能是用来阻止环境EMIRR,您可能需要在DAC的输出上添加一个重建过滤器,但这可能与应用说明中的设计不同。 您的DAC可能会在其数据表中提供推荐的应用电路。  

    我不确定我是否理解您关于差分放大器和OPA1622的问题。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    所以如果我理解右-如果我有一个50-100R电阻器与DAC输出运算放大器串联,然后是220R的放大器(由于LPF),那么我的RB (根据我的主题中的第一幅图片)将在270-320R范围内,我对吗?

    那么CB呢? 让我们使用上一张图片中的值。
    我有一些空闲空间,所以添加两个无源元件以平衡U1A级阻抗不是问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Mateusz,
    正确。 如果将270Ω- 320Ω Ω 与输入串联,您希望反馈路径中有类似的电阻。

    通常只有在增加了大电阻器以提高控制稳定性时,才会向反馈添加电容,而不会导致共模失真的改善。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    但当我添加这些电容时,它将匹配高频阻抗,对吗?
    BTW我是否应该使用一些与U1D级串联的电阻器? 还是不需要?
    到OPA1622的跟踪是非常短的:)

    如果我在U1D之后移动U1B阶段(作为反相缓冲器),与U1D阶段相比,它是否会降低我的输出阻抗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    很抱歉,我没有考虑输入过滤器。 在这种情况下,反馈电容器应使电容器与输入滤波器中的接地相匹配。

    如果您在U1D之后添加OPA1622作为缓冲区,我认为在那里添加阻力没有太大的好处。 OPA1622的两个输入都将研究低阻抗源(运算放大器输出),极少不匹配导致共模失真。

    两种配置的输出阻抗应非常接近。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我想这将是我的最后一个问题;)

    去耦合呢? 当负载连接到GND时,我是否应该在VCC和Vee之间放置一个电容器?
    很难找到一个好的答案,有些人只是为了以防万一,有些人是在处理平衡信号/负载时放置的。

    我只是对它很好奇;)
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    在Vcc和Vee之间进行去耦并不是一个坏主意,但如果大多数电流返回到地电位,则可能不需要这样做。 我认为唯一的折衷是额外电容器和PCB面积的成本。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    它是否有任何变化?
    我应该选择100nF或更低/更高的值吗?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    如果电源电流或电源噪声具有差分元件,这将有所帮助,因为对地的正常去耦盖将被视为与此类信号串联。 在电源之间添加一个电容器会增加它们之间的电容。

    如果您在其他地方使用100nF电容器进行去耦,我也会在这里重复使用这些电容器。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我有一些关于接地和电源的问题。
    当我使用TPS7A4701和TPS7A3301添加串联电阻或电感器为运算放大器供电时,它是否会产生任何差异?

    模拟信号和电源的分接地如何(现在我使用的是公共接地)我知道它通常用于混合信号或使用一些高频率直流-直流时,但它可能会提供更安静的接地?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您可以在LDO的输出电容器之后添加一个串行低通滤波器,可以是RC或LC。 这可能有助于在较高频率下从电源发出传导噪声,但我怀疑LDO的PSRR与运算放大器PSRR相结合将足够,尤其是在音频波段内。

    只要您的电源相对安静,我认为没有必要在模拟部分拆分信号和电源接地。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    但是,将地面分割到两个多边形并将其连接到一个位置(假设电路板中心)并不是一个坏主意。
    这不会有任何伤害?

    如果我使用的是少量运算放大器,我认为每个人都应该在VCC和VEE之间分离? 或者,监管机构附近的一个更大的上限就足够了?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Mateusz,

    如果您不注意步路,分割地面基准面可能有点危险,因为它会产生较大的环状区域,从而增加设计中的噪音。  但是,只要您对路由保持谨慎,将模拟和数字部分拆分就不会是问题。 只需确保您的飞机不会经过这种分裂,并确保在某个点将您的飞机绑在一起,以最大程度地减少环路电流。  

    有关更多信息,我建议将Henry OTT的 电磁兼容性工程作为信号完整性问题的参考。  

    对于去耦,最佳做法通常是在每个有源部件附近放置一个10nF-100nF陶瓷电容器(除非有许多有源部件非常接近)。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Mateusz,
    我希望这条线已经解决了您的问题。 我将继续并将其标记为已关闭,但如果您有任何其他问题,您可以在下面回复以重新打开它,或在E2E上提交新帖子,我们很乐意为您提供帮助。