• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 431 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM1863：18MHz和49MHZ输入的PLL和其他除法器的计算

admin
Guru**** 2392905 points
Other Parts Discussed in Thread: PCM1863

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/667446/pcm1863-calculation-of-pll-and-other-dividers-for-18mhz-and-49mhz-input

部件号：PCM1863

您好，

我们有一个外部18MHz或49MHZ时钟，它被馈入  SCKI引脚处的PCM1863。  PCM1863 通过I2C控制，应在48kHz FS的主模式下运行。

现在，我们需要以下方面的帮助：

1.计算PLL分隔器R，J，D，P (第0页，寄存器0x29...0x2D)

2.计算ADC和DSP1/2 CLK SRC除法器(第0页，寄存器0x21...0x23)

3.计算PLL_SCK，SCK_Bck和SCK_LRCK分频器(第0页，寄存器0x25..0x27)

4.纠正启动编程顺序

您能否告诉我们两个输入时钟频率的正确分频值？

感谢您的努力

Marc

  • 0
    TI__Guru**** 2392905 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Mark，您好！

    我已为请求的时钟设置生成系数。 请查看以下设置。

    18MHz时钟

    PLL设置：

    P=1
    R=1
    J=4
    D=960

    系统时钟分频器：

    DSP1CLK=6
    DSP2CLK=6
    ADCCLK=12

    音频时钟分隔器：

    PLLCK_SCK=3
    sck_Bck=16
    BCK_LRCK=32

    参考代码(假定PCM1863地址为0x96)：

    #选择第0页
    W 96 00 00 00
    #主模式，PLL作为源
    W 96 20 3E
    #系统时钟分频器
    W 96 21 05.
    W 96 22 05.
    W 96 23 0B
    #音频时钟分频器
    W 96 25 02
    W 96 26 0F
    W 96 27 1f.
    #PLL参数
    W 96 29 00
    W 96 2A 00
    W 96 2B 04
    W 96 2C C0
    W 96 2D 03
    #PLL配置和启用
    W 96 28 01

    导致采样率为48kHz，错误为0 %。

    49MHz时钟

    PLL设置：

    P=4
    R=1
    J=8
    D=248

    系统时钟分频器：

    DSP1CLK=8
    DSP2CLK=8
    ADCCLK=16

    音频时钟分隔器：

    PLLCK_SCK=4
    sck_Bck=16
    BCK_LRCK=32

    参考代码(假定PCM1863地址为0x96)：

    #选择第0页
    W 96 00 00 00
    #主模式，PLL作为源
    W 96 20 3E
    #系统时钟分频器
    W 96 21 07.
    W 96 22 07
    W 96 23 0F
    #音频时钟分频器
    W 96 25 03.
    W 96 26 0F
    W 96 27 1f.
    #PLL参数
    W 96 29 03.
    W 96 2A 00
    W 96 2B 08
    W 96 2C F8
    W 96 2D 00
    #PLL配置和启用
    W 96 28 01

    导致采样率为47.999KHz，错误为0.002 %。

    此致，

     -Diego Mel é ndez López ñ a
      音频应用工程师

  • 0
    TI__Guru**** 2392905 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Diego，

    非常感谢快速响应！

    很遗憾，我们的SCKI频率为1.8432万MHZ，而不是18MHz。 当我使用计算出的除法器值时，我得到LRCK = 49.15KHZ，BCLK = 1，57MHZ。 声音有很多刮擦噪音。 因此我认为应该更改这些值，以匹配MCLK = 1.8432万MHZ。 请您为我们计算此SCKI频率的值吗？

    非常感谢您的支持

    Marc

  • 0
    TI__Guru**** 2392905 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Marc，

    感谢您的反馈。 如果使用18.432MHz时钟，则代码将与为18MHz提供的代码非常相似，只需将D更改为0，并以相同的方式保留其余系数。 请参考以下代码。

    #选择第0页
    W 96 00 00 00
    #主模式，PLL作为源
    W 96 20 3E
    #系统时钟分频器
    W 96 21 05.
    W 96 22 05.
    W 96 23 0B
    #音频时钟分频器
    W 96 25 02
    W 96 26 0F
    W 96 27 1f.
    #PLL参数
    W 96 29 00
    W 96 2A 00
    W 96 2B 04
    W 96 2C 00
    W 96 2D 00
    #PLL配置和启用
    W 96 28 01

    此致，

     -Diego Mel é ndez López ñ a
      音频应用工程师

  • 0
    TI__Guru**** 2392905 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Diego，

    很好！ 您的全力支持。

    祝你度过美好的一天

    Marc