请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：TLV320AIC34 我们之前曾询问过如何消除DC偏移，而我们的回应是启用内置HPF。 我们使用的是0.0045 
FS，因为我们的FS为48ksps，我们需要通过300 Hz及以上的频率。 我们使用+/- 0.1 dB波纹BPF对编解码器的输出进行后过滤，该波形具有300和3000 Hz的锋利切断功能。 我们使用编解码器AGC允许来自0.077 Vrms及更高级的输入。 我们仍然看到+/-FPGA dB脉动，但这不是0.5 HPF造成的。 如果禁用内置编解码器HPF，编解码器会强调低于2000 Hz的频率。 我们不理解为什么。
1)如果没有内置编解码器HPF (HPF*FS)，0.0045 为什么强调2000赫兹以下的频率？ 此图使用具有+/-FPGA 0.5 dB脉动的FPGA后编解码器BPF。
2)启用内置编解码器HPF (0.0045 * FS)后，从300到500 Hz的强调会稍微反转。 但是，我们的平面响应FPGA滤波器需要提高这些频率，以获得300至3000 Hz的平坦响应。 此图使用具有+/-FPGA 0.5 dB脉动的FPGA后编解码器BPF。 编解码器是否 会导致某些来自AGC或内置HPF的纹波？
3)然后，我们重新设计了后编解码器FPGA BPF，以将频率提高到300和500 Hz之间(但显然还不够)。 我们仍然看到超过+/-dB 0.1 的波纹。 编解码器是否 会导致某些来自AGC或内置HPF的纹波？
如能提供任何帮助以回答这些问题，我们将不胜感激。
