请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
https://e2e.ti.com/support/audio-group/audio/f/audio-forum/711868/tlv320aic3104-q1-adc-output-format
部件号：TLV320AIC3104-Q1团队成员，您好！
我们正在使用V93K测试仪测试TLV320AIC3104-Q1。 我们正在向左右声道馈送1K正弦波1.414Vp-p (0.707 至0.707)，并期望左，右低功耗输出。
我们正在以2的补码格式观察输出。 这是否正确？ 因为有时左右通道的行为不同。(例如：左通道获得正常输出，右通道2的补码)。
请澄清以下问题。
1. ADC的输出格式是什么？ 是正常的还是2的补码？
发展援助委员会的输入格式应该是什么？ 它是正常的还是2的补充？
3.我们是否应先将长期服务合同或最高服务企业交给发援会进行转换？ 在多路复用时I2S会如何处理？
请在下面的位置找到寄存器设置。
请帮助我们。
此致，
Santhoshkumar M.
| 注册地址 | 数据 | |
| 0000 0011(03) | 0010 0000 (20) | 1.PLL已禁用 |
| 0000 0111 (07) | 0110 1010 (6A) | 1.FS=48Hz 2.启用ADC和DAC双速率模式 3.左DAC右DAC数据路径播放左通道输入数据 |
| 0000 1111 (15) | 0000 (00) | 1.左ADC PGA未静音 2.左ADC PGA增益设置为0dB |
| 0001 0000 (16) | 0000 (00) | 1.右侧ADC PGA未静音 2.右侧ADC PGA增益设置为0dB |
| 0001 0011 (19) | 1000 0111 (87) | 1.MIC1LP/LINE1LP和MIC1LM/LINE1LM配置为全差动模式 2.LINE1L连接到左ADC PGA Mix 3.左ADC通道通电 4.左ADC PGA软步进已禁用 |
| 0001 0110 (22) | 1000 0111 (87) | 1.MIC1RP/LINE1RP和MIC1RM/LINE1RM在全差动模式下配置 2. LINE1R连接到右ADC PGA Mix 3.右ADC通道通电 4.右ADC PGA软步进已禁用 |
| 0010 0101 (37) | 1100 0000 (C0) | 1.MIC1RP/LINE1RP和MIC1RM/LINE1RM在全差动模式下配置 2. LINE1R连接到右ADC PGA Mix 3.右ADC通道通电 4.右ADC PGA软步进已禁用 |
| 0010 1011 (43) | 0000 (00) | 1.左DAC通道未静音 2.左DAC数字音量控制增益设置为0dB |
| 0010 1100 (44) | 0000 (00) | 1.右侧DAC通道未静音 2.右侧DAC数字音量控制增益设置为0dB |
| 0101 0110 (86) | 0000 1001(09) | 1.LEFT输出电平控制增益设置为0dB 2.LET_LOP/M未静音 3.LETD_LOP/M的所有编程增益均已应用 4.LET_LOP/M已完全通电 |
| 0101 0010 (82) | 1000 0000 (80) | 1.DAC_L1被路由到LEFT LOP/M 2.DAC_L1到LEFT LOP/M模拟音量控制 用于7位寄存器设置与模拟增益值 |
| 0101 1101 (93) | 0000 1001(09) | 1.Rright_LOP/M输出电平控制增益设置为0dB 2.Rright_LOP/M未静音 3.Rright_LOP/M的所有编程增益均已应用 4.Rright_LOP/M已完全通电 |
| 0101 1100 (92) | 1000 0000 (80) | 1.DAC_R1路由到Rright_LOP/M 2.DAC_R1到Rright_LOP/M模拟音量控制 用于7位寄存器设置与模拟增益值 |
