• 状态
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 460 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TINA/Spice/TLV320AIC3104-Q1：TLV320AIC3104-Q1的PSpice模型

admin
Guru**** 2439560 points
Other Parts Discussed in Thread: TINA-TI, TLV320AIC3104-Q1

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/708687/tina-spice-tlv320aic3104-q1-pspice-model-of-tlv320aic3104-q1

部件号：TLV320AIC3104-Q1
主题中讨论的其他部件：TINA-TI，

工具/软件：TINA-TI或Spice模型

大家好，

请告诉我们在哪里可以获得TLV320AIC3104-Q1的TINA模型文件，以便进行模拟和查看。 我们正在使用V93K ATE测试此设备，但未获得正确输出。 请帮助我们

此致，

Santhoshkumar M.

  • 0
    TI__Guru**** 2439560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Santhoshkumar，
    aic3104没有TINA模型。 只有和IBIS模型。

    请告诉我哪些输出不正确以及您的测试设置和设备配置是什么。 我很乐意为您提供帮助


    此致，
    -Steve Wilson
  • 0
    TI__Guru**** 2439560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好Steve：

    感谢您的回复。 我们正在使用自动测试设备(ATE)- V93K (高级)测试TLV320AIC3104-Q1。 我们在从属模式下使用设备(显然ATE是主设备)。 为了检查ADC的工作情况，我们计划将1KHz (984Hz)音调(1.414 Vp-p)正弦波输入提供给(Line1LP, Line1LM)，(Line1RP)差分对，并在DOUT引脚上获取转换后的输出。  

    请回答以下问题：

    1.连接设备后，我们观察到输入端的偏移为1.21V (使用示波器探测)。 此班次是否由设备引起？ 有什么特殊原因？

    2.每个输入处0V差动输入的转换ADC输出是什么？ 所有16位都应该变为'0'。 (0x0000)？

    3.若否，器件是否正尝试将-1至1V的峰值输入转换为0至2V，并以3.3V的满量程电压进行转换？

    我们尝试在输入端提供0V，0.5V，1V，1.5V，2V，2.5V，3V直流电压电平，并尝试转换。 所有这些电压的响应都围绕数字代码6.5万(dec).(~ FDE8)。  

    请注意此处的注册设置并帮助我们。

    注册地址
    数据
    说明
    0000 0111 (07)
    0000 1010 (0A)
    1.FS=48Hz                                                                                  2.ADC和DAC双速率已禁用             
    3.播放左右DAC数据路径                                     
    0000 1001 (09)
    0100 0000 (40)
    1.串行数据总线使用DSP模式                           2．字的长度为16位                                     3.重新同步无需软静音频道即可完成              
    0000 1010 (10)
     0000 0001(01)
    数据偏移设置为1位时钟
    0000 1111 (15)
     0000 (00)
    1.左ADC PGA未静音                                  2.左ADC PGA增益设置为0dB
    0001 0000 (16)
     0000 (00)
    1.右侧ADC PGA未静音                                 2.右侧ADC PGA增益设置为0dB
    0001 0011 (19)
    1000 0111 (87)
    1.Line1LP和Line1LM配置为完全不同模式    
    2.输入电平控制增益-0dB (这将LINE1L连接到左侧ADC PGA混合)
    3.禁用左ADC PGA软步进
    4.左ADC通道已通电                                               
    0001 0110 (22)
    1000 0111 (87)
    1.Line1RP 和Line1RM配置为完全不同模式        2. 输入电平控制增益-0dB (这将LINE1R连接到右ADC PGA混合)  
    3.禁用右ADC PGA软步进
    4.右侧ADC通道已通电                                                                                                                                   
    0001 1001 (25)
    1000 0000 (80)
    1.MICBIAS输出电压为2.5V                                 
    0010 0101 (37)
    1100 0000 (C0)
    1.左右DAC通电
    2.HPLCOM配置为HPLOUT的差分
    0010 1011 (43)
    0000 (00)
    左DAC通道未静音
    2.左DAC数字音量控制增益设置为0dB
    0010 1100 (44)
    0000 (00)
    1.右侧DAC通道未静音  
    2.右DAC数字音量控制增益设置为0dB
    0101 0110 (86)
    0000 1101 (0D)
    1.LEFT输出电平控制增益设置为0dB
    2.LEFT LOP/M未静音  
    3.LEFT的所有编程增益LOP/M已应用            4.LEFT LOP/M已完全通电
    0101 1101 (93)
    0000 1101 (0D)
    1.Rright_LOP/M输出电平控制增益设置为0dB 2.Rright_LOP/M未静音
    3.所有编程的右LOP/M增益均已应用   4.右LOP/M已完全通电
    0101 0010 (82)
    1000 0000 (80)
    1.DAC_L1被路由到LEFT LOP/M                                         2.DAC_L1到LEFT LOP/M模拟音量控制
    用于7位寄存器设置与模拟增益值
    0101 1100 (92)
    1000 0000 (80)
    1.DAC_R1路由到Rright_LOP/M                                         2.DAC_R1到Rright_LOP/M模拟音量控制
    用于7位寄存器设置与模拟增益值

    谢谢！

    Santhoshkumar M.

    注册地址 数据 说明
    0000 0111 (07) 0000 1010 (0A) 1.FS=48Hz                                                                                  2.ADC和DAC双速率禁用                               3.播放左右DAC数据路径                                      
    0000 1001 (09) 0100 0000 (40) 1.串行数据总线使用DSP模式                              2.字长为16位                                                    3.重新同步无需软静音频道即可完成               
    0000 1010 (10)  0000 0001(01) 数据偏移设置为1位时钟
    0000 1111 (15)  0000 (00) 1.左ADC PGA未静音                                                          2.左ADC PGA增益设置为0dB
    0001 0000 (16)  0000 (00) 1.右侧ADC PGA未静音                                                          2.右侧ADC PGA增益设置为0dB
    0001 0011 (19) 1000 0111 (87) 1.线路1LP和线路1LM配置为完全不同模式                                                                           2.输入电平控制增益-0dB (这将LINE1L连接到左侧ADC PGA混合)                                                      3.左ADC PGA软步进已禁用                           4.左ADC通道已通电                                                
    0001 0110 (22) 1000 0111 (87) 1.Line1RP 和Line1RM配置为完全不同模式                                                                            2. 输入电平控制增益-0dB (这将LINE1R连接到右侧ADC PGA混合)                                                      3.右侧ADC PGA软步进已禁用                           4.右侧ADC通道已通电                                                                                                                                    
    0001 1001 (25) 1000 0000 (80) 1.MICBIAS输出电压为2.5V                                  
    0010 0101 (37) 1100 0000 (C0) 1.左右DAC通电                                           2. HPLCOM配置为HPLOUT的差分
    0010 1011 (43) 0000 (00) 1.左DAC通道未静音                                   2.左DAC数字音量控制增益设置为0dB
    0010 1100 (44) 0000 (00) 1.右侧DAC通道未静音                                   2.右侧DAC数字音量控制增益设置为0dB
    0101 0110 (86) 0000 1101 (0D) 1.LEFT输出电平控制增益设置为0dB 2.LET_LOP/M未静音                                                      3.LETD_LOP/M的所有编程增益均已应用                                                                                              4.LET_LOP/M已完全通电
    0101 1101 (93) 0000 1101 (0D) 1.Rright_LOP/M输出电平控制增益设置为0dB 2.Rright_LOP/M未静音                                                      3.Rright_LOP/M的所有编程增益均已应用                                                                                              4.Rright_LOP/M已完全通电
    0101 0010 (82) 1000 0000 (80) 1.DAC_L1被路由到LEFT LOP/M                                         2.DAC_L1到LEFT LOP/M模拟音量控制
    用于7位寄存器设置与模拟增益值
    0101 1100 (92) 1000 0000 (80) 1.DAC_R1路由到Rright_LOP/M                                         2.DAC_R1到Rright_LOP/M模拟音量控制
    用于7位寄存器设置与模拟增益值
  • 0
    TI__Guru**** 2439560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Santhoshkumar，

    AIC3104上的输入应该是交流耦合的。 输入针脚上有偏置电压。 直接向输入引脚施加负电压可能会损坏它们。 查看最大模拟输入电压(AVSS - 0.3V -> AVDD + 0.3V)。

    关于数字输出，如果没有输入，则数字输出应为0。

    我将查看您的设置，并在明天与您联系。

    此致，
    -Steve Wilson
  • 0
    TI__Guru**** 2439560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Santhoshkumar，

    我看不到您的配置有任何问题。您是否可以确认您的输入是交流耦合的？
    -Steve Wilson
  • 0
    TI__Guru**** 2439560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好Steve：

    感谢您的回复。 是的，输入信号是交流耦合的，因为输入路径中有串联电容器。

    我们观察到ADC的输出是在2的补码中使用其他寄存器设置的(上述设置仍不提供输出)。
    请确认相同。 如果输出正确，我们是否还必须以2的补充形式提供给发援会的输入？ 请帮助。

    此致，
    Santhoshkumar M.
  • 0
    TI__Guru**** 2439560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Santhoshkumar，

    7月30日前我不在办公室。 当我返回并返回给您时，我将尝试您的设置。

    此致，
    -Steve Wilson