• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 563 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3106：需要TLV320AIC3106的MCLK和I2C信号集成规范

admin
Guru**** 2386610 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/750127/tlv320aic3106-need-mclk-and-i2c-signal-integration-specifications-for-tlv320aic3106

部件号：TLV320AIC3106

您好，先生：

客户提出的一个问题。 请您告知我们 为I2S BCLK，LRCK和AIC3106数据表上的数据指定的AIC3106 MCLK和I2C的信号完整性规范吗？


谢谢 ，此致，

陈耀恩
2018年26月11日  

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好Wayne：

    您的客户到底在寻找什么？  MCLK不是I2S标准的一部分，这也是图中未包含MCLK的原因。

    某些配置的MCLK有一些限制。 您可以在此 应用程序报告中找到更多信息。

    此致，

    -Steve Wilson

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    感谢您的关注，Steve。 MCLK和I2C不是I2S的一部分，但是，我的客户需要了解AIC3106的SI规范，以便他们可以按照该规范进行设计和测试电路，以确保AIC3106的运行。

    陈耀恩
    2018年27月11日
  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    韦恩，

    I2C通信计时在数据表的第44页上。

    MCLK可以是512 kHz到50 MHz (也在数据表中)，应为方波。

    此致，
    -Steve Wilson
  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    非常感谢Steve。 但是，客户无法发送完美的方波，因此我们需要上升时间，下降时间，设置时间和保持时间规格来进行系统认证。

    非常感谢，

    陈耀恩
    2019年28月11日
  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    韦恩，

    所需的MCLK频率是多少？

    -Steve Wilson
  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Wilson，

    请根据 客户的12.288MHz设计提供MCLK的信号完整性建议。

    谢谢，此致，

    陈耀恩
    2018年07月12日   

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    韦恩，
    MCLK信号完整性将在MCLK MAX (而不是12.288 MHz)评估，MCLK MAX是50MHz，因此您可以想象上升/下降和设置/保持在12.288Mhz，

    在50MHz时，MCLK的整个周期为20nSec。 因此，上升/下降时间需要相当快，假设上升/下降最大值在3-4 nsec范围内，设置/保持最小值在5-6 nsec范围内。即4+4+6+6=20nsec

    对于12.288 nsec的MCLK。 上升/下降限制放松，因为整个周期为80nsec。您是否预计上升/下降幅度大于20-30 nsec？

    此致，
    -Steve Wilson
  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢您的建议，Steve ...Wayne Chen