请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：TAS5756M 客户发生在GVDD启动的波形以下；在10.5 秒和6.8V之后保持5.4V。
过去的线程附加在下面。
请告诉我下面的五点问题，
①When数据表表15和设置26dBV/8×fsync，请告诉我有关VSPK_Gain / FREQ检测定时的信息？
CLK/数据输入一个锁是否正时？
②Is有定时规格和定时表吗？
客户希望确认GVDD启动的定时规格，改为5.4V~6.8V。
③About首次GVDD更换：5.4V至6.8V，
什么是变革的触发因素？
触发器是否取决于时间延迟，此时间约为10秒，正确？
④About秒GVDD变化：6.8V至5.4V至6.8V，
此恢复时间：1秒与第一次更改大不相同：10秒，为什么第二次GVDD更改变得很快？
⑤Additional问题；
但这是一个差异，在通电过程中，GVDD仍为5.4V。 但是，如果使用26dB 8xfsync模式，则table15需要大于5.44V的电压。 如何设置此模式？
预期答案是引脚9 SPK_Gain / FREQ的参考电压为GVDD，例如在通电过程中5.4V。
然后，无论GVDD的绝对电压是多少，此引脚都是外部电阻器的解码比率。
是这样吗？
此致，
Satoshi
